Allegro如何导入芯片的Pin Delay？

已于 2024-02-01 14:43:09 修改
阅读量1.9k 收藏 12
点赞数 2
分类专栏： Allegro进阶设计技巧 文章标签： pcb工艺 硬件工程 智能手机 智能电视
于 2024-01-22 15:33:05 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/bhxc809751502/article/details/135748958
版权
本文详细介绍了在Allegro中如何导入芯片的Pin Delay，以便进行精确的等长调整。通过约束管理器设置Pin Delay，导出并编辑Pin Delay文件，最后导入到PCB中，实现高效的设计流程。Allegro凭借其强大的自动布线修复和多用户协作功能，提高了硬件设计的效率。
摘要由CSDN通过智能技术生成

因为有些芯片内部的引脚未做等长，例如海思的部分芯片。所以在用Allegro做等长时，需要导入芯片的Pin Delay才能做真正的等长。

那么如何导入芯片的Pin Delay呢？

1、打开约束管理器，点击Properties(属性)→Component(器件)→Pin Properties→General。

在右栏找到芯片U1，然后在Pin Delay栏下找一个PIN脚随便输入一个数值，这一步的目的是导出Pin Delay.csv文件的格式。

了解本专栏 订阅专栏 解锁全文 超级会员免费看
行者有路hh
关注
专栏目录
订阅专栏
Allegro如何导入和导出Pin Delay操作指导
weixin_54787054的博客
01-15 3342
在做PCB设计等长设计的时候，Pin Delay是个非常重要的数据，关系到信号的长度，Allegro支持把Pin Delay数据导入到PCB中，并且还支持导出，如下图。如何导入和导出Pin Delay操作指导。
【原创】Allegro 软件Pin Delay 导入导出及校验方法介绍.docx
01-14
Allegro 软件Pin Delay 导入导出及校验方法介绍
allegro高速信号添加PIN_delay的详细步骤
04-19
allegro高速信号添加PIN_delay的详细步骤，这是自己使用时整理出来的，可能会有不足的地方。
导入PIN DELAY 的方法
10-31
个人整理的文档，有详细的步骤。 使用于XILINX FPGA的PIN DELAY导入ALLEGRO
高速电路设计基本概念之——Pin Delay
热门推荐
小孟同学的博客
08-13 1万+
什么是Pin Delay? 芯片内部，核心单元到封装引脚之间的距离成为Pin Delay。在高速电路设计中，需要考虑芯片的Pin Delay来减少走线长度误差。 Pin Delay怎么计算? 在厂商提供的资料中，Pin Delay通常取Min Delay和Max Delay的平均值，单位为ps，信号在PCB中的传播速度接近6mil/ps（实际根据使用的基材DK值换算），将这个数字乘以6就可以...
Allegro等长打开pin delay和过孔长度
cajjyy的博客
08-19 3549
Allegro技巧
vivado导出pindelay文件
qq_36956923的博客
12-09 1984
VIVADO导出网表
Xilinx Vivado 导出pin delay
dobypig的博客
08-08 1387
vivado pin delay
ZYNQ 片内pin Delay导入Allegro
luhao806的专栏
06-25 8416
ZYNQ 片内pin Delay导入Allegro 2016-10-12 20:43:28 原文链接：http://blog.chinaunix.net/uid-25737580-id-5753248.html 分类： LINUX 最近设计一款产品的时候，需要用到zynq7015，在参考picozed的设计的时候，他们的原理图中有这样一句话，如下图
【关于FPGA内部die到pin的延时数据，即pin delay获取方法】
最新发布
hcoolabc的博客
10-17 2182
Xilinx目前在用的是ISE,和Vivado；二者之间并不是可以互相替代的，或者说这两者不完全是迭代的关系。①不管是windows平台还是linux平台，首先可以使用非工程模式，即TCL模式；首先，本文只介绍Xilinx的，Alteral的以后。第二，先介绍常用的–VIVADO。pin delay 如下。
ALLEGRO等长时如何将PIN DELAY和VIA长度计算在内
荷兰风车
02-17 8223
在PCB设计中，对于时序要求严格的线路，Via和IC pin delay的长度必须得到重视，通过下面的操作，可将Via和Pin delay加入到线路长度的计算中。 1st 计算Pin delay 打开Constraint Manager，选择左侧Worksheet selector中Electrical类，选择Net下拉列表中的Routing，可对Min/Max Propagation Delays、和Relative Propagation Delay这2个子项进行Pin Delay设置。将光标放在P
Allegro中设置带差值的等长线组规则
qq_40011737的博客
12-30 1334
Pin1 的数值即上游已经走线的长度，针对底板而言这里可以理解为核心板的走线长度，Pin2 则是走线本板子后端的走线，可以理解为再下游的底板，而整个等长规则是确保Pin1 delay + Pin2 Delay + 走线长度 同组等长！另外，等长规则约束要精确到 pin pair，也即器件的管脚到管脚之间的走线，而非只是net,因为有的net涉及多个走线，等长分析时很可能是全部一起，而非信号实际流向的距离。Allegro 画PCB进行等长约束规则设置时，需要用到等长规则中的差值设置功能。
allegro常用的几个约束规则
流火
05-28 8626
1.线间距设置 （1） 设置默认间距规则 约束管理器--》Spacing--》Spacing Constraint Set--》All Layers--》Line （2） 定义特殊间距约束 约束管理器--》Spacing--》Spacing Constraint Set--》All Layers--》Line--》点选Default按鼠标右键，执行Create--》Cre...
Allegro设置及实用小技巧（一）
Jessica的博客
04-25 8122
http://www.yanglajiao.com/article/yd4330152763132/52924499 一.在使用约束管理器进行设计时，发现如下问题： 如上图所示，发现match group群组内relative delay栏中的active和margin中均显示为黄色，达不到查看的目的。 进行如下设计即可，如下图所示： 选择setup- >cons...
【Allegro 17.4软件操作保姆级教程八】布线操作基础之三
tianpu2320959696的博客
02-06 3176
0000
xilinx 芯片 使用vivado 生成pin delay文件
u012654584的博客
03-17 8936
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 以v7系列芯...
Allegro给pin添加花连属性操作指导
weixin_54787054的博客
11-08 765
左边选择DYN_FIXED_THERM_WIDTH和DYN_THERMAL_CON_TYPE属性。在设计的时候，考虑到焊接的良品率以及后续返修更加方便，会对器件的pin进行花连设计，如下图。DYN_FIXED_THERM_WIDTH输入花连的线宽，比如15。DYN_THERMAL_CON_TYPE也可以选择DIAGONAL。上面是对通孔pin的设置，SMD pin也是同样的操作，效果如下图。DYN_THERMAL_CON_TYPE选择ORTHOGONAL。点击ok，得到花连效果。
candence总pindelay设置
09-20
Candence总pindelay设置是一个用于电子设计自动化软件Candence中的参数设置。在电子设计中，pindelay是指在时序设计中，一个从输入到输出的信息在芯片内传播的延迟时间。 在Candence中，总pindelay是指芯片上所有信号从一个电路元件的输入端到其他电路元件的输出端所需的总延迟时间。这个参数的设置对于电路的性能和稳定性至关重要。 总pindelay的设置通常是在数据手册中给出的。设计者需要根据特定的电路要求来调整总pindelay。一般情况下，总pindelay的设置应该满足两个方面的要求：一是确保信号在芯片内传播的延迟时间不超过设计要求的最大延迟时间；二是平衡延迟和功耗之间的关系，以获得最佳的性能。 要进行总pindelay的设置，首先需要了解信号在电路中的传播路径和相关参数，比如信号的传播速度、电路中的延迟元件等。然后，设计者需要使用Candence提供的时序分析工具来分析电路中信号的传输延迟，并根据实际情况进行调整。在调整总pindelay时，需要注意避免过大的延迟导致电路性能下降，也需要防止过小的延迟导致信号传输不稳定或信号重叠等问题。 总之，Candence总pindelay的设置是一个关键的参数，可以影响电路的性能和稳定性。设计者需要根据特定的电路要求和信号传播的特性来进行设置，以获得最佳的性能。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

行者有路hh

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值