RAM_STYLE指导Vivado合成工具如何推断设计中的内存。For
有关RAM编码样式的更多信息,请参阅Vivado Design Suite用户中的此链接
指南:合成(UG901)[参考文献18]。
默认情况下,该工具会根据给出最佳结果的启发式方法选择要推断的RAM类型
大多数设计的结果。将此属性放置在为RAM声明的数组上,或
层次结构级别,用于指导综合以推断特定风格的RAM。如果设置在某个级别
层次结构,这会影响该层次结构中的所有RAM。嵌套层次结构级别不是
影响。
此属性可以在RTL或XDC中设置。
架构支持
所有架构。
适用对象
•单元(get_cell):适用于RAM单元。
价值观
•块:指示工具推断块RAM类型组件。
•分布式:指示工具推断分布式LUT RAM。
•寄存器:指示工具推断寄存器而不是RAM。
•ultra:指示工具使用UltraScale+URAM图元。
重要提示:要恢复默认合成行为,必须删除RAM_STYLE属性
没有默认设置。
Syntax
Verilog Syntax
(* ram_style = “distributed” *) reg [data_size-1:0] myram [2**addr_size-1:0];
VHDL Syntax
attribute ram_style : string;
attribute ram_style of myram : signal is "distributed";
XDC Syntax
set_property ram_style distributed [get_cells myram]