【FPGA教程案例26】在FPGA中通过verilog来实现小数的基础运算

已于 2022-10-25 19:55:49 修改
阅读量3.2k 收藏 6
点赞数 4
分类专栏： ★教程2:fpga入门100例 文章标签： fpga开发 FPGA教程 verilog 小数运算
于 2022-07-17 01:38:59 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ccsss22/article/details/125827476
版权
本文介绍如何在FPGA中使用Verilog进行小数运算，包括加法和乘法。通过24位数据表示小数，其中8位表示整数，16位表示小数。加法直接相加，乘法则需处理小数和整数部分。通过Verilog代码和仿真验证了计算的正确性。
摘要由CSDN通过智能技术生成

FPGA教程目录

MATLAB教程目录

---------------------------------------------------------------------------------------

目录

1.软件版本

2.本算法理论知识

3.核心代码

4.操作步骤与仿真结论

5.参考文献

1.软件版本

vivado2019.2

2.本算法理论知识

        在FPGA中，数据都是以二进制形式存在的，那么如何通过verilog来实现小数运算呢？在本课程中，将介绍小数在FPGA的计算方式。以加法和乘法为案例对小数运算进行介绍。我们假设一个二进制数据的位宽为24位，使用高8位来表示小数的整数部分，低16位来表示小数的小数部分。如下图所示：

其中，小数部分位宽为16bit，那么小

了解本专栏 订阅专栏 解锁全文
fpga和matlab
关注
  • 4
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
FPGA中整数和小数的运算方法
bingbang0703的博客
09-15 1043
在计算机方向上，其实并不存在日常生活中的十进制说话，也不存在其他进制，只有二进制，因为计算机的储存器都是电平进行驱使运行的，所以不管存的是什么数据都会以电平的方式在储存器里面进行存储。那么就设计到小数部分是如何在电平当中存储的，很多人会觉得小数的存储直接把小数部分当作一个整数来存储不就行了，只要你知道那一部分是小数，其实这种思路是对的，不能算是错误的理解，当有了这种思路之后就会简便很多。小数表示的方法要有数的定标这一概念。
基于FPGA的小数计算学习
weixin_45962327的博客
12-03 3094
1.前言 在展开学习之前，我先回答网友的一些提问，问题如下所示： No.1：ARM、DSP、FPGA到底学习哪个好？ 这个问题也是我上大学期间遇到过的问题，当年我的做法像小学的一篇文章《小猫钓鱼》中的小花猫一样，一会儿扑蝴蝶，一会儿抓鱼，总是三心二意，最后没有任何收获。 我想现在有很多大学生或者研究生还是有同样的问题，不知道到底学习哪个方向，在浑浑噩噩中度...
FPGA内部计算小数
alexstone2014的博客
05-19 872
谓定点小数，就是小数点的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小数点的位置，所以这个小数点的位置是我们写程序的人自己需要牢记的。 先以10进制为例。如果我们能够计算12+34=46的话，当然也就能够计算1.2+3.4或者0.12+0....
【小技巧】一种简单的办法在verilog中处理小数运算
FPGA/MATLAB学习教程/源码/项目合作开发
04-28 3917
很多情况下，我们需要在FPGA中处理小数，而不是直接量化。这里介绍一种自己以前常用的处理方法。感觉还不错，可以试试。 我们定义一个二进制，总共12位宽： A1A2A3A4B1B2B3B4B5B6B7B8. 其中A1A2A3A4为整数，B1B2B3B4B5B6B7B8为小数。 做加法减法的时候，不考虑整数位位宽不够用的情况，那么可以直接相加： A1A2A3A4B1B2B3B4B5B6B7B8.+A1A2A3A4B1B2B3B4B5B6B7B8. 这个就维持了加减法小数位不增加的原则。 如果是乘法
如何用Verilog代码表示小数
11-11
【超级有用！】如何用Verilog代码表示小数
verilog的小数问题
热门推荐
鬼故事的博客
03-04 1万+
在verilog中没有小数的概念，如果要有小数的计算，最普遍的办法是将小数按2的倍数增大计算完后缩小相同的倍数。按2的多少倍数增大是个关键。 例如需要将0.2变成整数计算，那么需要将0.2x2N使之成为整数，如果没法成为真正的整数，那么就取误差范围相对于小的倍数。 如果0.2 x 23= 1.6,那么verilog是取1.6中的整数进行计算，误差就是（1.6-1）/1.6 = 0.38
利用FPGA实现浮点运算的verilog代码.rar
08-26
本资源“利用FPGA实现浮点运算的verilog代码.rar”提供了使用Verilog编程语言实现浮点运算的示例，这对于理解和掌握FPGA设计以及高速计算应用具有重要意义。 浮点运算在数字信号处理、图像处理、高性能计算等领域的...
float_divide.rar_FPGA浮点运算_float divide_verilog小数运算_verilog小数除法_浮
07-14
FPGA Verilog浮点数除法运算，采用单精度浮点型小数格式，运算结果精度可设置，可封装成IP核
float_multi.rar_FPGA verilog_fpga float型乘法_verilog IP_verilog小数运
09-22
在本文中，我们将深入探讨如何在FPGA（Field-Programmable Gate Array）设计中实现Verilog语言编写的浮点数乘法运算。标题“float_multi.rar_FPGA verilog_fpga float型乘法_verilog IP_verilog小数运”表明我们关注...
浮点运算单元(Verilog)
02-26
Verilog写的浮点运算单元。
RFID技术中的基于FPGA的小数分频器的实现
12-13
本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小...
1.5倍小数分频器FPGA设计verilog源码quartus工程文件.zip
05-10
1.5倍小数分频器FPGA设计verilog源码quartus工程文件 odule div_1_5(clk,div); input clk; //输入时钟信号 output div; //输出分频信号 reg count; //计数寄存器 reg div; //输出分频寄存器 reg clk_temp2...
dsp定点运算基本方法
天道酬勤，勤能补拙
05-24 4164
一 ＤＳＰ定点算数运算 1 数的定标     在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。一个整型数的最大表示范围取决于DSP芯片所给定的字长，一般为16位或24位。显然，字长越长，所能表示的数的范围越大，精度也越高。如无特别说明，本书均以16位字长为例。 DSP芯片的数以2的补码形式表示。每个16位数用一个符号位来表示数的正负，0表示数值为正，l则表示数值为负
Verilog怎么进行定点小数计算
萌新的博客
01-29 2557
verilog定点小数计算
Verilog表示小数-定点小数
SLAM_masterFei的博客
11-27 1万+
最近博主搞FPGA图像处理，由于用作三维成像那么精度必不可少啊，但是Verilog又不像c等高级语言一样，我随便设个double就可以赋值啊啥的，那么咋办，定点小数就孕育而生了。当然verilog也可以用浮点数表示，这里博主就不提及了。 何谓定点小数，顾名思义，就是小数位后的数目固定，即精度固定，这里假设有一个16位的变量，我们使它的精度为8位，那么它的精度是多少呢？ 其实就是1/2^8=0.0...
verilog存小数_FPGA定点小数计算（Verilog版）第二篇——乘法运算
weixin_39825941的博客
12-31 1565
发布一下这两天的成果，用Verilog实现的FPGA定点小数计算，一共有N篇，包括加法、乘法、除法、平方根、平方等……目前加法、乘法已完成调试，除法、平方根和平方等尚未完成……时间仓促，此次博文直接贴程序、RTL结构图和功能仿真波形图，算法原理讲解部分后续有时间在补充……FPGA定点小数计算(Verilog版)第二篇——乘法运算首先是qtwosComp.v：关于这个文件名，补充说明一下。其功能为取...
FPGA 知识点 - 小数计算
04-28 258
FPGA 开发 小数计算方法
基于NXP IMX6UL+MCU+FPGA医用呼吸机解决方案
最新发布
YEYUANGEN的专栏
08-12 326
呼吸机作为一项能人工替代自主通气功能的有效手段，已普遍用于各种原因所致的呼吸衰竭、大手术期间的麻醉呼吸管理、呼吸支持治疗和急救复苏中，在现代医学领域内占有十分重要的位置。提供高性能处理和高度功能集成，以满足需要图形丰富且响应迅速的高端，先进工业和医疗应用的需求用户界面，尤其适合多媒体应用。提供高性能处理和高度功能集成，以满足需要图形丰富且响应迅速的高端，先进工业和医疗应用的需求用户界面，尤其适合多媒体应用。下位机采用MCU高性能跨界处理器，实时低延迟，响应低至20ns，能够快速灵敏的响应和控制。
Xilinx(AMD)的怪异行为——ila的radix没有real格式
weixin_46720928的博客
08-12 225
这个答案是3年前的答案，大概意思是说定点和浮点数的设置功能有点问题，所以从2018.1开始就去掉了，目前正在开发，以后的版本会再次启用，但是根据网友反馈。2017.2是最后一个拥有ila的radix能显示real格式的版本，直到2022.2都没有修复，什么功能这么难，跨几个版本都没有修复？xilinx为什么会把这么有用的功能在ila里面关闭呢？
fpga教程案例26在fpga中通过verilog来实现小数的基础运算
04-28
FPGA教程案例26是一个基本的小数运算示例，通过在FPGA中使用Verilog编程语言来实现。Verilog是一种硬件描述语言，常用于FPGA的设计和验证。 在本教程中，使用了IEEE 754 标准的浮点数格式，包括一个符号位、一个...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fpga和matlab

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值