FPGA工程师面试试题集锦51~60

目录

51、什么是同步逻辑和异步逻辑？（汉王笔试）

52、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）

53、解释 setup 和 hold time violation，画图说明，并说明解决办法。（威盛 VIA2003.11.06 上海笔试试题）

54、什么是竞争与冒险现象？怎样判断？如何消除？

55、你知道那些常用逻辑电平？TTL 与 COMS 电平可以直接互连吗？

56、如何解决亚稳态。

57、写异步 D 触发器的 verilog module。

58、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？ b) 试用 VHDL 或 VERILOG、ABLE 描述 8 位 D 触发器逻辑。

59.在通常的FPGA设计中对时钟偏差的控制主要方法？

60. 用D触发器实现2倍分频的逻辑电路？

---

51、什么是同步逻辑和异步逻辑？（汉王笔试）

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。

52、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）

线与逻辑是两个输出信号相连可以实现与的功能。