华为中兴FPGA面试题总结

目录

什么是同步逻辑和异步逻辑

时序设计的实质

为什么触发器要满足建立时间和保持时间？

系统最高速度计算（最快时钟频率）和流水线设计思想

时序约束的概念和基本策略？

附加约束的作用？

锁存器（latch）和触发器（flip-flop）区别

FPGA 芯片内有哪两种存储器资源？

FPGA 设计中如何实现同步时序电路的延时？

FPGA 中可以综合实现为 RAM/ROM/CAM 的三种资源及其注意事项？

什么是竞争与冒险现象?怎样判断?如何消除?

MOORE 与 MEELEY 状态机的特征

程序下载到 FPGA 的方式有哪几种，JTAG 有哪几条线

---

什么是同步逻辑和异步逻辑

        同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 答案应该与上面问题一致

     〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时 钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时 钟脉冲的到来，此时无论外部输入 x 有无变化，状态表中的每个状态都是稳定的。

       异步时序逻辑电路的特点：电路中除可以使用带时钟的触发器外，还可以使用不带时钟 的触发器和延迟元件作为存储元件，电路中没有统一的时钟，电路状态的改变由外部输入的 变化直接引起。

时序设计的实质

        电路设计的难点在时序设计，时序设计的实质就是满足每一个触发器的建立/保持时间 的而要求。

为什么触发器要满足建立时间和保持时间？

        因为触发器内部数据的形成是需要一定的时间的，如果不满足建立和保持时间ÿ