FPGA全编译步骤

编译过程:

compile design:

1.analysis and synthesis : 对设计文本进行分析综合

2.place and route : 对设计进行布局布线

3.generate  programming files : 生成汇编文件

4.timequest timing analysis : 进行时序分析

5.eda netlist writer : 生成下载到eda中的网表文件

6.program device : 下载网表文件到设备中
 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值