SSC时钟扩频的理解

1.SSC扩频是为了降低EMI辐射造成的电磁干扰

EMI干扰和频率高低没有关系 所以serdes电路上 会对refclk pclk和bitclk做SSC

2.SSC不需要解扩频

只是用扩频的时钟来驱动和采样数据，数据本身是没有变化的，就是数据处理的频率随扩频时钟发生变化

3.扩频可以理解为人为的增大clk的频率抖动

4.区分扩频率和调制频率

扩频率是频率扩展范围(最大频率偏移)与clk频率的比值一般在-5%~0 ，为了不超系统最大频率，会向下扩频

调制频率：是扩频信号的频率，一般为33KHz

5.时钟扩频 只变频率不变幅度

x(t)=Acos(2Πft)扩频之后

频率f是一个时变函数

f(t)=K triangle(t) ------三角波调频  

其余可参考：

什么是SSC(时钟扩频)，为什么要时钟扩频_cy413026的博客-CSDN博客类似于扩频通信，扩频时钟也是用一个较低的频率调制系统时钟，使得窄带的周期性系统时钟被有意扩展为宽带，基频和谐波所包含的峰值能量显著降低，在频域上的表现是产生一个具有边带谐波的频谱。一般来说频谱调制速率较低，可以实现频率平滑调制，减少调制后的时钟周期的抖动参数。由于像PCIE 这样的告诉串行总线，1.0的速率达到了2.5Gbps，2.0更是高达5Gbps，所以PCI SIG规定了扩展率为0~0.5%，调制频率为30~33kHz，这样不但满足了EMI的衰减要求，也兼顾了将扩频时钟带来的周期抖动最小化的要求。https://blog.csdn.net/cy413026/article/details/131795438