IP的UVM验证环境：整体框架

对于一个全新的IP验证，我们搭建验证环境时需要关注以下四点：

1. 数据流

    a. 有几路数据流（决定了环境中有几个agent）
    b. 区分输入/输出数据流（决定了agent是active还是passive）
    c. 每个数据流分别是什么协议（决定了agent的接口和时序）

2. 控制流

    a. 有无寄存器配置
    b. 如有，则加入对应协议的VIP或agent（如apb）
    c. 如没有，则忽略本项

3. 检查：

    a. 有C模型，使用dpi引入
    b. 有其他模型（如python，则使用对应的方法或通过dpi间接实现）
    c. 如均没有，则需自己手动编写上述模型或用systemverilog实现

4. 集成到high level的验证环境：

    a. 仅集成驱动sequence（主要是控制流，数据流上级会自己发）
    b. 集成checker（保证checker所用transaction对应agent也存在）
    c. 集成整个验证环境（需要考虑接口的连接）

接下来，我们开始分析上篇文章提到的DUT的数据流和控制流，分析如下：

至于检查和集成相关的内容，等到对应篇章再详细介绍。

那么，根据上述分析，我们可以画出对应的环境示意图，如下：

其中，未提及的组件有两个：virtual sequencer和env_config。
virtual sequencer：用于调用数据流和控制流驱动的发送时机以及发送的内容；
env_config：用于控制环境当中各个组件的属性（如是否在环境中例化），也可用于完成组件之间变量的传递。
已提及的组件有五个：input_agent、output_agent、apb_agent、reference model、scoreboard。
input_agent ：用于产生DUT所需的输入数据流
output_agent ：用于接收DUT产生的输出数据流
apb_agent ：用于产生DUT所需的寄存器配置
reference model：用于实现和DUT相同的功能，产生golden数据
scoreboard ：用于将refm和DUT产生的数据进行对比
这样，我们整个IP的验证环境架构就基本完成了！