modelsim自动化脚本

在FPGA的创作中最耗费时间的事情就是用vivado等平台进行代码综合生成相应的电路，节约相关时间最好的办法就是在仿真的时候将逻辑上的bug纠出来，对代码进行反复的修改迭代，这时候你就会发现用相关的平台仿真起来贼不方便，改一次代码还要继续重新开仿真，真的栓Q了，怎么避免这玩意呢，最好的办法就是自己用脚本搭建一个仿真平台（modelsim），改了代码后动动小手指输个指令就跑起来了。

创建 run.bat文件

代码为

vsim -do run.do

创建run.do文件

代码为

transcript on
if {[file exists work]} {
    vdel -lib work -all
}

#Build a new library
vlib work

#Switch to the emulation source file directory

#code file 需要创建文件夹rtl 相关语法参考linux相关的命令 cd用法你就知道啥意思了
vlog  ../rtl/tb_ip_fifo.v
vlog  ../rtl/fifo_wr.v
vlog  ../rtl/fifo_rd.v
vlog  ../rtl/ip_fifo.v

#ip file

#Start simulation
#according to the engineering changes here
vsim -voptargs=+acc  work.**   #仿真tb文件名

run -all

完整的配套运行脚本可以从这里下载

modelsim自动化脚本运行-嵌入式文档类资源-CSDN下载