SystemVerilog(六)过程语句

1.新操作符

2.有无关通配符的相等操作符

==(逻辑相等操作符)和===(条件相等/恒等操作符)

3.设置成员操作符

4.操作数改进

4.for循环,底部检测的do.....while循环,跳转语句

5.

1)新的foreach循环

2).新的跳转语句

continue语句

break语句

return语句

verilog语句中:disable语句可以跳转到循环结尾继续下一次循环,也可以直接跳出整个循环,难以理解。

3)增强的块命名

4)语句标号

一个语句块可以有一个块名或标号,但是,不能同时有块名和标号!!!

6.改进的case语句

unique case语句(并行):

1)只有一个条件与条件表达式匹配;

2)必须有一个条件与条件表达式匹配

priority case 语句(顺行):

1)至少有一个条件选项的值与条件表达式匹配;

2)如果有多个条件选项的值与条件表达式匹配,必须执行第一个匹配项

  • 0
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值