- 博客(27)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 usb3.0信号的仿真和布线设计要求
usb3.0信号速率为5Gbps，相对于usb2.0高速信号480Mbps来说几乎是10倍的增长。采用的8b/10b的编码方式，这种编码方式只有80%的效率，所以在以后usb3.1的时候采用了128b/132b的编码。usb3.0规范中针对usb3.0的连接器，线缆，发送端，接收端都制定了电气规则。
2022-11-24 22:00:03
5693
1
原创 阻抗设计中注意事项
H2的参数就是SIGNAL和GND直接的距离也就是介质厚度加上铜厚，即1.18+4.02=5.2 之所以这样是因为，信号层本来是整张铜皮需要经过腐蚀会把多余的铜去掉，线路显示出来，多层板在压合的过程中PP片会从固态变成液态，填充在线路之间，这样PP片的厚度就比之前的薄。指的是绿油的厚度，因为走线呈梯形，所以导致C2的厚度要小于正常的C1. 例如上面层叠来说，c1为0.71。下图si9000微带线和带状线的模型图，只有我们真正的认识里面参数的含义才能计算出正确的阻抗。包含实际铜厚加上电镀的厚度。
2022-10-28 16:02:29
740
原创 PCB板材组成详解
覆铜板，又名PCB基材（见下图）将增强材料(玻璃纤维布)浸以环氧树脂(pp片),一面或两面覆以铜箔,经热压而成的一种板状材料,称为覆铜箔层压板（Copper CladLaminates,简称CCL)。它是做PCB的基本材料,常叫它板材。当它用于多层板生产时,也叫芯板(CORE)。构成覆铜板(PCB板材)的三种原材料:铜箔(皮),树脂(筋),增强材料(骨)。
2022-10-20 16:02:01
8429
原创 PCB走线和过孔载流问题详解
芯片的供电电压不足，会直接导致芯片不能正常工作，而导致这个问题其中一个主要原因就是连接芯片的走线或者过孔的载流不够。大家注意下上面公式中：修正系数K，外层为0.048，内层为0.024，这样会导致，其他参数相同的情况下，外层的载流是内层的两倍。从上面可以看到10mi过孔最大载流为1.18A，但是我们通常设计时留有余量，10mil过孔是按照过0.5A电流来计算的。利用软件可以容易计算出走线的载流，从上可以看出影响载流的参数，铜厚和温度。呈现中间暴两边厚的情况，我们这里去极限值为0.7mil。
2022-10-18 21:42:05
3182
原创 3W布线原则使用范围
3W原则使用范围3w原则是两根传输线中心之间距离为3倍线宽。3w原则是为了减小串扰而得出来的经验公式。阻抗的升高和叠层距离减小都会使串扰增加，即使你用了3w线宽情况。阻抗升高对串扰的影响之间博客已经说过，这次我们来看下叠层距离对阻抗的影响。上图叠层厚度一次为2mil，4mil，6mil，阻抗都为50欧姆，串扰一次为3.2%，2.2% ,1.8%.叠层的高度都串扰也是有影响的。这些原则的初衷是减少串扰，串扰我们一般控制在5%内，只要满足要求即可。比如3w原则适用于阻抗为50欧姆走线。因为同等间距
2022-04-25 10:42:30
1676
原创 DDR的FLY-BY拓扑中容性负载补偿
信号在传输线上传输遇到过孔、STUB、负载芯片等都会引入容性负载，会导致信号阻抗降低，引起反射。过孔容性的优化，可以对过孔进行背钻，减小非功能焊盘，增大反焊盘距离，添加回流过孔处理。STUB线过孔的STUB进行背钻，传输线预留的STUB线可以通过软件来检查，进行处理。过孔的优化可以查看笔者之前的博客。这次我们主要介绍些负载芯片引入的容性负载，最常见就是DDR地址线上面挂在多个颗粒引入的容性负载情况。前仿真看下引入容性负载的情况简单仿真引入1pF电容相当于一个DDR颗粒情况。下图为DDR内存条，
2022-04-21 10:41:02
1610
原创 回流过孔作用
高速信号一般在换层的时候都会在旁边打个回流过孔，用来减小信号的回流路径，回流电感减小，阻抗浮动也会减小。使用HFSS建模过孔：正常情况下，没有加回流过孔，阻抗为：加回流过孔建模：仿真回流孔距离信号不同时，阻抗的变化，可以距离不同阻抗也不同。可以通过调整回流孔与信号孔之间的距离来改变信号线的阻抗。下面看下一对差分线，经过对过孔的优化，实现信号的提升；高速串行总线总是以差分线传输，差分线在通过过孔换层会带来较大阻抗波动，我们可以通过加回流过孔，消减焊盘，背钻，设计AntiPad（其他影响
2022-04-19 21:56:33
3466
原创 AntiPad反焊盘越大，过孔阻抗跌落就越小
AntiPad反焊盘越大，过孔阻抗跌落就越小AntiPad就是通常我们所说反焊盘。下图的为一对差分线过孔，在GND平面的图。过孔到铜皮有段距离就称为反焊盘。过孔与周围铜皮会形成容性。就好像电容的两个极，反焊盘就是两个电极之间的距离。容性的大小会因为反焊盘的大小而改变。可以通过调整反焊盘的大小调整过孔容性。过孔容性有影响着阻抗，进而可以通过调整反焊盘的大小，来调节阻抗的浮动。通过HFSS建模过孔：通过参数扫描反焊盘14mil到24mil，间隔为1mil。从S参数回损也可以看出来，距离越大回
2022-04-19 11:44:49
8301
原创 过孔削盘处理会带来怎样优势
过孔削盘会带来怎样优势过孔是不同层之间信号连接，过孔在每层之间都存在焊环，除非顶层和底层，还有中间出线层的焊环是必须的，其他的为非必须，可以做削盘处理，减小过孔容性，降低阻抗的波动。下图为一个8层板的过孔，信号从顶层切换到第三层，过孔焊环只保留底层和底层还有第三层，其他层去掉。使用HFSS给过孔建模，分别提取有无削盘情况下的阻抗情况明显看出来，削盘处理，带来的阻抗波动明显更小，下面通过S参数来对比，削盘处理的过孔明显衰减更有优势。...
2022-04-18 17:36:04
626
原创 什么情况下使用背钻工艺？
什么情况下使用背钻工艺？过孔是用来连接不同层之间的电气连接，背钻是对过孔进行二次加工去掉多余的STUB。例如一个8层板，表层打孔到第三层走线，从第三层到第8层是没有什么用的，这段就称为STUB线。经过背钻过孔正常会留下8-12mil的STUB。之所以背钻是因为过孔会增加走线的容性，拉低走线阻抗。背钻减小过孔的长度可以降低走线阻抗跌落，减小反射对高速信号的影响。通过ADS建立电路仿真。红色线为没有STUB情况，蓝色为有50milSTUB情况，从上面可以清楚的看到信号在6G左右有没有STUB衰减都是
2022-04-18 11:26:01
1937
原创 PCB工艺误差层偏带来的影响
PCB工艺误差层偏带来的影响1.1层偏定义和影响层偏是在制造时候的工艺误差PCB叠层之间压合的时候出现的偏差。上图情况就是出现层偏移，理想情况下层叠在压合的时候，过孔中心是对齐的。实际过程中存在偏差，里面上面的BGA走线区域需要打孔引到下面层才能出现，过孔跟铜皮的网络不一样的是会与铜皮之间有隔离。BGA区域密集走线的情况下，有时很难避免走线走在过孔与铜皮之间的隔离区域，参考平面发生变化，出现阻抗不连续的情况。但即使你刚好走在有参考铜皮上，也可能出现PCB叠层偏移过孔中心没有对齐例如上图，也会让走
2022-04-15 16:48:19
1236
原创 Tabbed Routing增加互容，降低阻抗，减小远端串扰
Tabbed Routing增加容性负载，降低阻抗，较小远端串扰1.1应用场景BGA扇出的时候需要拉出一段走线在扇出操作，由于空间比较下，往往是减小线宽，缩小线间距，线宽减小阻抗升高反射就会增加，线间距缩小线与线之间的耦合增加引起串扰增大。这时候就引入了 Tabbed Routing设计可以增加两根线之间的互容而保持其互感几乎不变,而增加的容性可以有效降低走线的阻抗,减小表层线的远端串扰。具体做法见下图：1.2 实例验证首先看下下图的微带线远端串扰，绿色正常走线，红色为Tabbed Routi
2022-04-15 14:00:27
1526
原创 差分走线在低耦合区域出现严重反射
差分走线在低耦合区域出现严重反射1.1差分走线低耦合区域情况连接器和BGA这类器件，差分信号会遇到不能按照常规差分走线的方式出线。而是先使用单端走线，拉出一段距离之后在差分走线的。在差分走线拉出来一段距离的时候，是没有按照差分走线规则的。这段单端信号耦合相对弱些，与规定的差分走线阻抗是由差别的，阻抗不连续会带来反射。需要对这段低耦合走线做特殊处理，来保证信号的质量。下图为BGA区域不能同时过一对差分线情况，需要从两排之间分别出线，会造成从BGA出线这段，没有差分耦合，造成阻抗不连续。1,2 仿
2022-04-13 21:44:02
503
原创 盘中孔Via-In-Pad 和狗骨Dog-bone两种Fanout扇出方式对比
盘中孔Via-In-Pad 和狗骨Dog-bone两种Fanout扇出方式对比1.1单端正常扇孔，盘中孔Via-In-Pad 和狗骨Dog-bone比较BGA等高引脚密度的器件，在出线的时候会进行过孔FANOUT的操作，通常过孔与传输线很难做到阻抗完全匹配。因此在进行过孔扇出的时候应该尽可能的减小阻抗的波动。下图是FANOUT扇出图。上图红色线表示正常扇孔，绿色线为dog-done扇出，浅蓝色为via-on-pad扇出。看出来，盘中孔明显波动小，其次是狗骨dog-done。别看只有1到2欧姆减小，
2022-04-13 14:57:55
2889
原创 多层板叠层中电源和地平面之间介质高度直接影响PDN阻抗间接影响信号质量
多层板叠层中电源和地平面之间介质高度直接影响PDN阻抗间接影响信号质量多层板设计中一般都有专门电源层，电源层可以提供供电路径，也可以作为参考平面。之前笔者写过从参考平面的角度来说明非GND平面作为参考时，给信号带来的影响。本篇文章主要通过以电源层作为参考平面，调节距离地平面介质高度来说明，对信号的影响。当电源平面作为参考平面时，信号线的回流电流会在电源平面上，回路电流会产生回路电感会产生阻抗，电源平面本身也存在PDN阻抗，PDN阻抗处理不好，信号质量要比直接参考GND要差。问题就转移到了，PDN阻抗上
2022-04-12 14:39:10
992
原创 S参数三要素无源性（Passive），互易性(Reciprocoty)和因果性(Causality)
S参数三要素无源性（Passive），互易性(Reciprocoty)和因果性(Causality)S参数被大量应用于高速电路和高频电路设计和仿真中，所以在进行仿真前都要对S参数进行校验。检验的就是S参数三要素，无源性（Passive），互易性(Reciprocoty)和因果性(Causality)。例如我们通常提取一段走线的S参数，如果不能通过校验，仿真看到的差损和回损等结果就会不准确，就需要重新提取S参数。无源性（Passive）：一个无源器件的S参数不会大于1（0dB）,也就是说回损和插损的绝对值
2022-04-12 11:24:15
4041
原创 高速SERDES串行总线中过孔长度和STUB线对RX和TX影响
高速SERDES串行总线中，一般会将RX与TX分层走线，并且优先保障RX。这是因为通常RX信号质量比TX信号质量更弱，因此需要规划更好的走线层。在选择RX走线层的时候，除了需要考虑参考平面等之外，还应该考虑其换层过孔的长度与STUB，毕竟串行总线的速度越来越高，例如PCIE5.0已经达到16G。下图为该实验PCB叠层：元器件放在顶层，用两个PCB设计文件，一对差分走线分别放在sig1和sig2层，每个走线层情况分别提取了，有无背钻的情况。采用仿真软件提取S参数，并导入ADS做仿真。注意：提取S参数
2022-04-11 21:54:12
2379
原创 Slwave运行仿真时被终止，没有出现提示错误。
Slwave运行S参数仿真输出的信息，没有任何警告和错误提示：Loaded material library “D:/Slwave/AZ/AnsysEM20.2/Win64/syslib/Materials.amat”Loaded material library “D:/Cadence/Cadence/Cadence_SPB_17.4-2019/share/pcb/text/materials.dat”Loaded material library “D:/Cadence/Cadence/Caden
2022-04-11 16:09:26
920
原创 相同间距下，相邻层间耦合带来影响比同层间耦合更严重
PCB走线之间会相互干扰，就是我们通常说的走线之间的串扰。同层之间采用3W原则，可以降低线与线之间的串扰。通常采用假八层设计方案时，就会让两个信号层之间的介质厚度厚点，也是为了减少层间之间串扰。相同的情况下，层间串扰要比同层之间串扰更为严重。下面是要提取的PCB板。上图是采用的2层板，分别建模了，层间耦合，完全重合，重合一半，不重合，还有同层之间一倍，两倍线间距的情况。这种双层板结构通常用在FPC软板设计上。下图为仿真结果：最上面三根下面依次为层间耦合完全重叠，重合一半，不重合。可以说明相同情
2022-04-10 22:05:07
1352
原创 信号在PCB上传播速度不同，引起信号做了等长之后，时延仍有较大差别
**1.1信号在PCB上传播速度原因**通常情况下我们对时序有要求的信号都要做等长处理，保证一组信号的长度大致相同。等长的目的是为了信号达到接收端的时间一致，需要关注的是时延不是等长长度。长度相同并不代表着时延也相同。比如一段路程，两个汽车以不同的速度行驶，肯定到达的时间也不一样。问题的原因就是信号线在PCB的传播速度不同导致的。影响PCB上信号的传播速度就是介电常数。信号线在表层时，一部分磁场穿过绿油和空气，导致有效介电常数减小，所以信号线在表层的传输速度快。高频时，介电常数小，低频介电常
2022-04-09 21:31:19
3159
原创 高速信号参考GND平面和VCC平面，会带来不同的回路阻抗,影响信号质量
1.1参考平面作用参考平面的作用之一是就是给信号提供回流路径，对于信号来说，不管任何网络的铜平面都可以作为参考平面。选择GND作为参考平面与其他网络的区别在于，使用其他网络提供回流路径时，网络上的返回电流，最终还要再耦合到GND平面，才能构成一个闭合环路。电流不管流向何处，最终都会返回到源端，形成一个闭合的回路。下图为参考平面为GND情况，信号电流经过传输线与平面构成的电容流到返回平面上。下图为不是GND参考平面情况，1层是信号层，3层才是GND情况。信号电流要先耦合到第二层，在耦合到GND平面
2022-04-08 11:27:30
3139
原创 绿油损耗大于大多数高速板材，对于高度板材而言，绿油带来的损耗会更明显
绿油损耗大于大多数高速板材，对于高度板材而言，绿油带来的损耗会更明显1.1微带线带状线走线分析微带线就是我们常说的表层走线，带状线就是我们常说内层走线。表层走线部分电磁场就会在空气中，空气的介电常数为1，普通FR4介电常数为4.2左右，会使实际有效介电常数偏小，传播速度快些。下图分别是微带线和带状线传输时延图。微带线158 ps/in ,带状线 173 ps/in。对于损耗来说，绿油损耗DF值一般0.03，比普通的FR4损耗，0.022更大，相对采用高速板材0.002带来影响更大。绿油的损耗大
2022-04-07 17:14:31
2729
3
原创 层叠之间介质高度对PCB走线损耗影响，层叠设计时怎么选择
1.1层叠之间的介质高度，间接影响走线损耗**下图介质材料分别为106和3313阻抗计算不同的介质高度其参数会直接影响到阻抗的值。同样阻抗下，介质越厚，线宽越宽。导体损耗公式，, W为线宽，线宽越宽衰减越小，Z为阻抗，由于趋肤效应的影响阻抗横截面积随着线宽增加，衰减相对线宽小的情况下，衰减减小。注：趋肤效应对衰减影响可以查看笔者之前的博客。1.2 仿真验证，合理选择层叠高度dB（2，1）表示介质材料为106，线宽为3.8mil，阻抗计算见上图。dB（4，3）表示介质材料为3313，
2022-04-06 22:13:18
1120
原创 玻纤效应差分信号影响及处理方法，使用sigrity建模玻纤效应仿真
玻纤效应差分信号影响及处理方法，使用sigrity建模玻纤效应仿真1.1玻纤效应影响下图是一块覆铜板也叫芯板，是由玻璃纤维布填充树脂表面粘合上铜皮组成，PCB上走线就是腐蚀铜皮之后留下的线条。下图是各种型号玻璃纤维布显微镜下放大的图片经纱和纬纱之间的空隙需要用树脂填充的。PCB实际走线如下面这样：通常我们阻抗计算参考的介电常数是玻璃纤维和树脂根据所占得比例计算的出来的，例如FR4介电常数为4.2左右。下面SI9000计算阻抗图片由于玻璃纤维介电常数通常为6，树脂介电常数为3到4之间
2022-04-06 15:55:30
1612
原创 趋肤效应和铜皮粗糙度关系以及带来导线损耗影响
趋肤效应和铜皮粗糙度关系以及带来导线损耗的影响1.1趋肤效应通常我们认为电流在信号线导线中均匀分布，但是随着频率的提高电流就会重新分布趋向于导线的表面，这就是趋肤效应。且高频时，铜导线中的电流流过的横截面厚度约等于集肤深度：集肤深度单位为um，频率f单位为GHZ。有上面公式可知频率越高，集肤深度就越小。导线的电阻与横截面面积成反比，所以电阻也增大，随之就会带来更大导体损耗。1.2 趋肤效应与铜皮粗糙度的关系有上面公式可知：1oz铜厚为35um。在频率低的情况下完全可以认为是电流均匀分布
2022-04-05 17:33:20
4594
原创 介质损耗和通过提取S参数验证不同DF值对信号衰减
介质损耗和通过提取S参数验证不同DF值对信号衰减所有信号在传输的过程中都会产生损耗，在传输过程中主要的是导体损耗和介质损耗。导体损耗是指信号路径和返回路径上的能量损耗，本质上是导线的串联电阻引起的。介质损耗是指介质中的能量损耗，是由材料的特殊特性（材料的耗散因子）引起的。信号在低频导体损耗占主导，高频下则是介质损耗占主要位置。普通FR4板材，单位长度导体衰减为，其中w=2πf,导体损耗跟1/√f成正比。单位长度介质衰减，介质损耗与频率f成正比。注意：以上频率f单位为GHZ。从上面的公式可知，随
2022-04-04 19:16:33
1369
1
原创 PCB走线宽度电流计算工具ProPCB.exe提示不支持尝试执行的操作的解决方法。（pcb必备小工具）
ProPCB.exe根据国际PCB制造标准IPC-2221规范设计的PCB设计助手工具，可根据用户的持续电流、铜厚、PCB线的温升系数、环境温度、走线长度。便可以准确地计算出所需要的PCB外层和内层走线的宽度、及走线内阻、及电流条件流过时所生产的走线压降、及走线功耗。是PCB工程师必备的小工具。1。软件获取（百度网盘）。链接：https://pan.baidu.com/s/1oj3LGL4DDSBjtqTF_4IEPA提取码：425x网盘里面为可执行软件，直接双击打开即可。2. ProPCB
2021-10-03 22:21:32
5911
2
华为海思HI3559V100全套 PCB资料及HDI设计指导
2024-02-26
i.MX 8M硬件设计参考资料
2022-04-25
RK3588硬件设计参考全套资料
2022-04-25
RK3566和RK3568硬件参考设计指导
2022-04-24
IBIS Development Studio (IBISDS) 能够查看、编辑和验证 IBIS 模型。
2022-03-02
Everything_1.4.1.zip
2021-10-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人