高速SERDES串行总线中过孔长度和STUB线对RX和TX影响

高速SERDES串行总线中，一般会将RX与TX分层走线，并且优先保障RX。这是因为通常RX信号质量比TX信号质量更弱，因此需要规划更好的走线层。
在选择RX走线层的时候，除了需要考虑参考平面等之外，还应该考虑其换层过孔的长度与STUB，毕竟串行总线的速度越来越高，例如PCIE5.0已经达到16G。
下图为该实验PCB叠层：

元器件放在顶层，用两个PCB设计文件，一对差分走线分别放在sig1和sig2层，每个走线层情况分别提取了，有无背钻的情况。采用仿真软件提取S参数，并导入ADS做仿真。
注意：提取S参数的端口，要和导入ADS中S参数端口顺序要保持一致。


上图中在ADS中采用巴伦器件将单端信号转为差分信号，来观察差损情况。
S（21）信号在sig1层上无背钻情况。S（65）信号在sig1层上有背钻情况。
S（10,9）信号在sig2层上无背钻情况。S（14,13）信号在sig2层上有背钻情况。
在没有做背钻处理情况下，过孔留下的STUB越长信号在高频时，质量就会越差。此时信号RX信号最好走在靠近底层sig2上。下面仿真结果也能明显看出来，
在6G之前几乎重合，无论放在那层度一样，侧面说明STUB线对高频才有影响。

下图是信号在sig1层有无背钻处理情况，可以看到信号在20G以内都保持在-5dB以上。

这是信号在sig1和sig2层情况下，都做了背钻处理。可以看到在20G以内sig1层走线明显优势。

**总结：前提器件放在顶层。

1. 信号在不做背钻处理情况下，走线靠近底层会留下很短的STUB线，短STUB线高速信号更有优势。
2. 做背钻处理，重要信号信号尽量靠近顶层，这样就会使过孔最短，过孔带来的衰减也会最小。**