DDR的FLY-BY拓扑中容性负载补偿

信号在传输线上传输遇到过孔、STUB、负载芯片等都会引入容性负载，会导致信号阻抗降低，引起反射。
过孔容性的优化，可以对过孔进行背钻，减小非功能焊盘，增大反焊盘距离，添加回流过孔处理。STUB线
过孔的STUB进行背钻，传输线预留的STUB线可以通过软件来检查，进行处理。过孔的优化可以查看笔者之前的博客。
这次我们主要介绍些负载芯片引入的容性负载，最常见就是DDR地址线上面挂在多个颗粒引入的容性负载情况。
前仿真看下引入容性负载的情况


简单仿真引入1pF电容相当于一个DDR颗粒情况。下图为DDR内存条，挂载了8颗DDR颗粒。


可以看到阻抗有变化，上面除了芯片引入的容性还有过孔也带来的影响。阻抗变化并没有像前仿真那样差，是因为做了容性补偿。上面图明显看出来走线的线宽不一样。
这种补偿方式在主干道非容性负载区域适当降低走线阻抗值，同时在容性负载区域增加走线阻抗，以此来抵消容性负载带来的阻
抗跌落。DDR的FLY-BY拓扑中，每一个负载颗粒都会引入容性负载。可以通过读取IBIS模型上的RLC信息，找到芯片引脚电容值可以通过前仿真精确评估容性负载带来的影响，以便做出适当的调整。