Tabbed Routing增加互容，降低阻抗，减小远端串扰

已于 2022-04-15 14:02:19 修改
阅读量1.4k 收藏 6
点赞数
文章标签： pcb
于 2022-04-15 14:00:27 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fleieng/article/details/124193366
版权

Tabbed Routing增加互容，降低阻抗，减小远端串扰

1.1应用场景

BGA扇出的时候需要拉出一段走线在扇出操作，由于空间比较下，往往是减小线宽，缩小线间距，线宽减小阻抗升高反射就会增加，线间距缩小线与线之间的耦合增加引起串扰增大。
这时候就引入了 Tabbed Routing设计可以增加两根线之间的互容而保持其互感几乎不变,而增加的容性可以有效降低走线的阻抗,减小表层线的远端串扰。
具体做法见下图：
在这里插入图片描述

1.2 实例验证

首先看下下图的微带线远端串扰，绿色正常走线，红色为Tabbed Routing走线，远端串扰明显减小。但是随着容性增加，传输时延会减小，
在那些对时序有要求信号线，保证每条走线上的TAB即方块数量一直。对于带状线来说信号在传输过程中两边介质大致相同，几乎
没有远端串扰，所以在对Tabbed Routing走线对带状线的远端串扰影响并不是很大，但是可以减小带状线阻抗
在这里插入图片描述

fleieng
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
高速差分信号是否需要包地
sinat_15677011的博客
03-23 2720
高速信号是否需要包地 高速走线的设计跟包地真的没有多大关系，真正有关系的是信号间的干扰，专业术语也叫串扰，包地只是解决串扰的其中一个手段。 如果串扰问题没有或者说是没影响，其实包地和不包地都可以。 如果在包地和不包地都能满足信号质量的情况下，有两种选择，一个是很好，一个是更好。 作为一名合格甚至优秀的设计师，一定会选择好，而包地则是更好的那一个。 BUT请特别注意：如果另外一个不是更好，而是变成了比较好甚至是差，那你还不如去选择很好的那一个。 包地如果可以包得很好，那么就是更好，你应该选择包。但是如果包地不
硬件系统工程师宝典（6）-----如何减小信号串扰？
diudiulala的博客
02-15 2466
硬件系统工程师宝典（6）-----如何减小信号串扰？
MEMORY系列之“DDR设计规则”
子曰小玖的博客
11-18 7589
1、SCH设计原则 DDR原理图的设计目前比较成熟，由于其信号引脚固定，且有统一的规范（JESD79系列），而且像Micron、Samsung、SK Hynix、Toshiba等厂家都有各自的technical note，因此本文只罗列一些特殊的注意事项。 1.1、颗粒容量的可扩展性 根据JEDEC标准，不同容量的内存芯片一般引脚兼容，为了实现电路板的可扩展性，可以做如下处理，如128Mb与256Mb的兼容应用。 1.2、未用的DQ引脚处理 对于x16的DDR器件来说，未用的引脚要..
信号完整性：串扰抑制方法
DEMOK
10-08 5761
<br />1、解决容性串扰，主要加大线宽，在PCB上的布线要遵循3W原则，即两个传输线的线中心之间的距离要大于3倍的传输线的线宽。对系统中关键传输线，可以改用差分线传输以减少其它传输线对它的串扰；也可以对关键线的中间加地线保护以减少串扰。<br />2、解决感性串扰，主要减小回路面积，减小互感。例如，在芯片的电源和地之间串电容，通过电容提供回流通道，可以减少回路面积，减小互感。<br />3、尽可能地减少相邻传输线间的平行距离（累积的平行距离），最好在不同层间走线。<br />4、在获得相同目标特征阻抗的
Intel DDR布线之Tabbed Routing
小孟同学的博客
05-24 6539
一、Overview Tabbed Routing是一种在相邻的平行走线上连接小的梯形凸片，以更积极地控制走线的电容，以管理走线阻抗并补偿结构的电感效应的方法。 Tabbed Routing is a method of attaching small trapezoidal tabs on adjacent parallel traces to more aggressively control the capacitance of the traces to manage trace impedan
demo-ionic-tab-routing:一个Ionic项目，它显示基于选项卡的布局的不同种类的路线定义
03-17
演示：具有基于选项卡的布局的Ionic项目显示了不同种类的路线定义用于延迟模块 解释 该示例包括两种路由定义， 它们显示在选项卡一和选项卡二中。 您还可以查看如何动态调整路由以使用不同选项卡中的页面。 每个选项卡的常规页面流是选项卡->配置文件->配置文件设置。 模块流程如下： App-> Tabs-> Tab-> Profile-> ProfileSettings 。 每个页面都是一个延迟加载的模块。 为了导航到上一页，我使用了离子后退按钮。 每个选项卡都是有状态的，这意味着显示的页面会随着选项卡的更改而保持不变。 由于个人资料页面可以通过选项卡一和选项卡二来调用， 有一些逻辑可以使来回导航正常工作。 选项卡一的路线定义 对于选项卡一，整个页面流在一个文件中定义（ s。tabs.router.module.ts ）。 也可以在app-routing.module.ts中移动整个路由。 选
DDR4设计概述以及分析仿真案例
weixin_42238387的博客
12-09 4773
DRAM （动态随机访问存储器）对设计人员特别具有吸引力，因为它提供了广泛的性能，用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念，及介绍了SDRAM、DDR SDRAM、DDR2 SDRAM、DDR3 SDRAM、DDR4 SDRAM、DDR5 SDRAM、LPDDR、GDDR。 DRAM DRAM较其它内存类型的一个优势是它能够以IC（集成电路）上每个内存单元更少的电路实现。DRAM 的内存单元基于电容器上贮存的电荷。典型的DRAM 单元使用一个电容器及一个或三个FET（场
DDR4 设计概述以及分析仿真案例
neufeifatonju的博客
12-28 7245
转至： http://www.eda365.com/forum.php?mod=viewthread&amp;tid=138579&amp;_dsign=8fd6a36b 进进按语                  引言：随着计算机，服务器的性能需求越来越高，DDR4开始应用在一些高端设计中，然而目前关于DDR4的资料非常少，尤其是针对SI(信号完整性)部分以及相关中文资料，另外一方面，DD...
MEMORY系列之DDR设计规则
sinat_15677011的博客
09-17 4216
1、SCH设计原则 DDR原理图的设计目前比较成熟，由于其信号引脚固定，且有统一的规范（JESD79系列），而且像Micron、Samsung、SK Hynix、Toshiba等厂家都有各自的technical note，因此本文只罗列一些特殊的注意事项。 1.1、颗粒容量的可扩展性 根据JEDEC标准，不同容量的内存芯片一般引脚兼容，为了实现电路板的可扩展性，可以做如下处理，如128Mb与256Mb的兼容应用。 1.2、未用的DQ引脚处理 对于x16的DDR器件来说，未用的引脚要作一定的处理。例如x16
tabbed-postman-rest-clien.crx
02-20
谷歌浏览器Chrome插件，postman，网页版。打开浏览器，右上角点击选项，选择更多工具->扩展程序，将资源文件拖拽到扩展程序页面即可安装成功
RecyclerView和Tabbed Activity的布局与实现
11-06
通过android studio实现RecyclerView和Tabbed Activity与点击事件
chromeFOR.COM_tabbed-postman-rest-clien_v0.8.4.19.rar
06-23
总的来说，Tabbed Postman是Postman的Chrome浏览器增强版，它将原本单一的Postman窗口转换为多标签形式，便于开发者在进行API测试时进行多任务处理，尤其是在处理多个项目或接口时，能显著提高工作效率。如果你是...
tabbed-viewpager
07-20
TabbedViewPager AppBar + SlidingTabLayout + ViewPager ##安装 - 安装#使用 Android Studio 开发，Android 2.2+在 build.gradle 的依赖项中加入 dependencies { compile ' libs.ben:tabbed-viewpager:1.2.0 '}注意...
tabbed postman.rar
02-19
在这个“tabbed postman.rar”压缩包中，我们聚焦于网页版的Postman，这是一款功能丰富的在线版本，为开发者提供了与桌面应用相同的功能，但可以在任何支持浏览器的设备上使用。 **一、Postman简介** Postman的...
串扰几种常见措施的效果及差异
xjw1874的博客
01-02 1万+
转自：http://www.elecfans.com/d/739672.html   Abstract：串扰是SI设计中较为重要的一个概念，如何在产品设计中保持信号在传递过程中不会受到周围信号的影响，同时不会影响到其它信号线，是确保产品顺利通过测试的关键。串扰的产生，主要是由于相邻传输线间的互电容（Mutual Capacitance）和互电感（Mutual Inductance），这些分布参...
ddr4 dqs 频率_【鼎阳硬件智库原创︱DDR 】DDR4设计概述以及分析仿真案例
weixin_29039773的博客
01-02 2249
王彦武 鼎阳硬件设计与测试智库专家组成员引言：随着计算机，服务器的性能需求越来越高，DDR4开始应用在一些高端设计中，然而目前关于DDR4的资料非常少，尤其是针对SI(信号完整性)部分以及相关中文资料，另外一方面，DDR4的高速率非常容易引起SI问题，一旦出现比如DDR4 Margin测试Fail之类的问题，会让很多设计者感到头疼，Debug过程非常困难，信号测试变得越来越困难，越来越不准确，而...
DDR4 原理图设计、仿真和问题分析
热门推荐
打怪升级ing
07-13 3万+
引言：随着计算机，服务器的性能需求越来越高，DDR4开始应用在一些高端设计中，然而目前关于DDR4的资料非常少，尤其是针对SI(信号完整性)部分以及相关中文资料，另外一方面，DDR4的高速率非常容易引起SI问题，一旦出现比如DDR4 Margin测试Fail之类的问题，会让很多设计者感到头疼，Debug过程非常困难，信号测试变得越来越困难，越来越不准确，而且很难验证，PCBLayout优化以后再打...
高速电路设计基本概念之——近端串扰和远端串扰
小孟同学的博客
09-25 7617
以下内容摘自英文版的信号完整性分析一书（SIGNAL INTEGRITY By Eric Bogatin）： The noise between two adjacent transmission lines can be measured in the configuration shown in Figure 10-3. A signal is injected into one end of the line, with the far end terminated to eliminate the
c#QueryControlEventArgs示例
最新发布
12-06
以下是一个C#中使用QueryControlEventArgs的示例： ```csharp private void tabbedView1_QueryControl(object sender, DevExpress.XtraBars.Docking2010.Views.QueryControlEventArgs e) { if (e.Document.ControlName == "UserControl1") { e.Control = new UserControl1(); } else { e.Control = new UserControl2(); } } ``` 在这个示例中，我们使用了DevExpress的tabbedView控件，并在其中使用了QueryControl事件。该事件在每次需要显示一个新的文档时触发，我们可以在其中根据文档的ControlName属性来创建并返回对应的控件。 具体来说，我们首先判断当前文档的ControlName是否为"UserControl1"，如果是，则创建一个新的UserControl1控件并将其赋值给QueryControlEventArgs的Control属性；否则，我们创建一个新的UserControl2控件并将其赋值给Control属性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

fleieng

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值