信号完整性--端接与拓扑结构

最新推荐文章于 2024-04-28 18:52:00 发布
最新推荐文章于 2024-04-28 18:52:00 发布
阅读量1.9k 收藏 10
点赞数
分类专栏： 信号完整性
原文链接：https://blog.csdn.net/DEMOK2010/article/details/5925699?utm_source=copy
版权

上一篇提到了一对一的信号完整性：源端加串联电阻

此篇介绍一对多的拓扑结构和减少反射的方法：接收端加端接电阻

 

http://www.elecfans.com/dianzichangshi/20171110577705.html

http://www.edadoc.com/cn/TechnicalArticle/show.aspx?id=889

 

端接：

 

拓扑结构

 
不管是T型拓扑还是Fly_by拓扑，还需要考虑合理的端接，常用的端接方式是T型拓扑在第一个分支节点处上拉50欧姆或其他端接电阻到Vtt（vddio/2），而Fly_by则是在最后一个颗粒处上拉50欧姆或其他端接电阻到Vtt(vddio/2)；除了端接电阻，其实当颗粒数目较多时，都可以将两种拓扑的主干线路阻抗降低到40欧姆左右，这样有利于提升信号的质量

gaoxcv
关注
  • 0
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
T型及Fly_by拓扑之应用总结
xuhao0258的博客
01-04 7200
原文章：https://blog.csdn.net/edadoc2013/article/details/51581565#commentBox 心得： 在高速电路中往往涉及到多个高速存储设备，因此合理的拓扑结构对布局走线非常重要。主流的拓扑模式有菊花链、fly-by与T点。   菊花链是相对最为常见的一种拓扑方式。菊花链拓扑的原理可以解释为：将所有的总线视作拓扑的干路，从处理器引出之后，每个存储设备所需要的总线视为支路，也称为“SUB线”。从微机原理的角度上讲，更像是将所有的总线视作一条“大总线”，每个
T拓扑（树形拓扑）的定义及其注意事项
limanjihe的专栏
05-25 3193
作者：刘为霞 一博科技高速先生团队队员拓扑和端接序列文章 讲到拓扑，就不得不提一提在layout工程师生涯中扮演着重要角色的T拓扑了。T拓扑又叫树形拓扑，连接模式大概如下所示： 从上面的图中，我们可以看出T拓扑本身就是一堆的阻抗不连续，从发送端到接收端一路上分岔路太多，对于路痴而言，是很容易迷失在人生旅途上的；对于信号来讲，同样如此，T拓扑的的分支太多，阻抗不匹配的情况一路都在，每个部分线长对于接收端的波形有什么影响呢，layout的时候怎么处理各个分段线长之间的关系比较好？ ...
储能系统--BMS系统菊花链通信
最新发布
qianoocheng的博客
04-28 2420
ADBMS1818为电流型，IsoSPI通信链路上的功耗还有抗扰度由设置的IB电流决定，该电流控制isoSPI信号电流，IB的范围是100uA-1mA，内部电路按比例放大该偏执电流，可以产生等于20xIB的isoSPI信号电流，低IB可以降低READY、ACTIVE状态下的isoSPI功耗，而高的IB可以提高匹配端接电阻RM 两端的差模信号电压VA的幅度。这种模式的菊花链可以整个通信链路上实现两个方向的通信，在某个AFE板子的通信出现故障时，给用户提供多一个方式去连接后面的AFE板子。
端接电阻详解 信号完整系列 硬件学习笔记7
热门推荐
靠硬件吃饭的打工人
03-10 1万+
端接电阻需要了解信号反射原理，端接只是手段，目的是为了得到符合工程需求的信号波形。
信号完整性：多负载的端接
DEMOK
10-07 1703
<br />在实际电路中常常会遇到单一驱动源驱动多个负载的情况，这时需要根据负载情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。一般情况下可以考虑以下两种方案。<br />1、如果多个负载之间的距离较近，可通过一条传输线与驱动端连接，负载都位于这条传输线的终端，这时只需要一个端接电路。如采用串行端接，则在传输线源端加入一串行电阻即可。如采用并行端接（以简单并行端接为例），则端接应置于离源端距离最远的负载处，同时，线网的拓扑结构应优先采用菊花链的连接方式。<br /><br />2、如果多个负载之间的
信号完整性：串行端接和并行端接
DEMOK
10-07 4684
<br /> 串行端接是指使源阻抗与传输线阻抗匹配。串行端接是通过在尽量靠近源端的位置串行插入一个电阻RS（一般是10Ω到75Ω）到传输线中来实现的。串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗（轻微过阻尼）。<br /><br />       端接通过使源端反射系数为零从而抑制从负载反射回来的信号（负载端输入高阻，不吸收能量）再从源端反射回负载端。每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。当驱动高容性负载时可提供限流作用，这种限流作用还可以帮助减
4种端接方法，教你完美解决信号端接困惑
lyh290188的博客
03-01 3080
时钟信号衰减会增加抖动，因此对驱动器输出的端接很重要。为了避免抖动和时钟质量降低的不利影响，需要使用恰当的信号端接方法。4种端接方法分享给你们如果你们还有不一样的想法，可以在文末留言哦~ Z0是传输线的阻抗； ZOUT是驱动器的输出阻抗， ZIN 是接收器的输入阻抗。 PS：这里仅显示CMOS和PECL/LVPECL电路。 串行端接 实际上，因为阻抗会随频率动态变化，难以达到阻...
【原创】高速信号的判据、反射和端接_Detective_ALong_新浪博客
a412841321的专栏
03-12 445
一、为什么要讨论信号完整性的问题 在低速数字设计中，功能实现与否基本上不需要关注PCB上的走线，当时钟频率超过100MHz或者上升边小于1ns，就要考虑互连线对数字信号电压电流波形的影响。所造成的不良影响体现在以下三个方面： 1、 时序。 2、 噪声。 3、 电磁干扰。 而对于第二项噪声，又分为以下的四个方面： 1、 单一网络信号完整性。 2、 ...
信号完整性（SIPI）学习--19--终端端接
qq_29476769的博客
04-14 3657
源端匹配的作用就是：即使终端没有匹配，信号到达终端发生反射，返回的到源端的反射信号也会由于源端阻抗匹配而不会发生反射，从而消除了二次反射和多次反射的影响。 而终端端接则是让终端负载阻抗与传输线阻抗相匹配，使得初始电波进入到传输线直至到终端被接收器件接收一直处于匹配状态整个传输过程中都不会发生反射。
信号完整性-15传输线的反射与端接
weixin_44894270的博客
04-15 433
本章讨论信号完整性中的传输线的反射与端接。
信号完整性之阻抗匹配与端接方法
sinat_15677011的博客
03-07 8265
1. 前言 随着电子技术的发展，电路的规模越来越大，单个器件集成的功能越来越多，速率越来越高，而器件的尺寸越来越小。由于器件尺寸的减小，器件引脚信号变化沿的速率变得越来越高，导致SI问题越来越突出。 SI （Signal Integrity，信号完整性）与以下几个因素有关：反射、串扰、辐射。 反射是由信号传输路径上的阻抗不连续造成的； 串扰与信号的间距有关； 辐射则与高速器件自身以及PCB设计均有...
拓扑结构与信号质量
03-27
讲述PCB走线拓扑与信号质量的关系，包括拓扑类型、信号质量。
针对DDR2-800和DDR3的PCB信号完整性设计
05-29
DDR2-800和DDR3的PCB信号完整性设计 DDR2-800和DDR3作为当前主流的内存技术，设计印制线路板（PCB）时，需要考虑信号完整性和电源完整性的设计事项。以下是针对DDR2-800和DDR3的PCB信号完整性设计的相关知识点： 1...
信号完整性----从WiFi收发器的PCB布局看射频电路电源和接地的设计方法
02-24
射频(RF)电路的电路板布局应在理解电路板结构、电源布线和接地的基本原则的基础上进行。本文探讨了相关的基本原则，并提供了一些实用的、经过验证的电源布线、电源旁路和接地技术，可有效提高RF设计的性能指标。考虑...
信号完整性的概念：差分对
06-06
差分对是高速网络设计中常用的网络拓扑结构。在本文中，我们定义了什么是差分对，并使用HyperLynx域求解器图形化地显示了差分对网络和单端网之间域分布的差异。 当差分信号在一对传输线上传播时，它看到的差分阻抗...
信号完整性：端接拓扑结构
DEMOK
10-07 4881
<br />实际情况下网络拓扑结构对信号完整性也有十分明显的影响。网络拓扑分为：点对点、点对多点、菊花链、T形拓扑、星形拓扑。针对不同的网络拓扑结构，建议采用的端接方式如下：<br />1、点对点（a）：可以使用源端串联和终端并联匹配。其中终端并联阻抗应该等于传输限线的特征阻抗，源端串联阻抗等于特征阻抗与驱动器内阻之差，这是最简单的布局。<br />2、点对多点（b）：点对多点由于sub很短，目的端的交叉线端接的阻抗大小等于传输线特征阻抗。<br />3、菊花链（c）：这是一种比较通用的拓扑，常用于多分支总
DDR的VTT有源端接和无源端接（slua886a笔记）
Fantasy237的博客
12-10 3570
对于DDR的VTT端接，一直有说法是有源端接可降低功耗。之前一直没仔细理解其中原因，现在找了些相关的资料来介绍和对比有源和无源端接，理解有源端接的优点和降低功耗的原理。 主要基于读slua886a和自己查的其他一些资料。
嵌入式开发之DDR的VTT设计
whm128的博客
01-09 1952
总工说，作为一个设计者，不可用多和少来作为设计理念，而应进行提炼，这样才能形成自己的经验。 首先，得需要介绍少DDR的三个电源。VDDQ VTT VREF 为什么需要VTT DDR的端粒接受端比较特殊，他是一个差分放大器，其中一个PIN脚与VREF相连，另一个PIN脚接DDR控制器，发送过来的信号，主要比ref高过一定的值，则接收端则认为是1，低于VREF一定的门限，接收端则认为是0，ddr的切换速度很多，导致总线上的电流来不及泄放和补充，这时就需要一个路径，在控制器为高时吸收电流，在控制器为低是..
ads信号完整性仿真与实战 pdf
11-10
这些实战案例涵盖了常见的信号完整性问题，例如信号损耗、串扰、反射等，在仿真过程中通过改变电路参数、改变电路拓扑结构等手段，进行信号完整性优化，并对仿真结果进行分析和评估。 除了基本的仿真技术和实战案例...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值