如果用verilog模块实现一定的功能,首先应该清楚哪些是同时发生的,哪些是顺序发生的。上面三个例子分别采用了assign语句,实例元件和always块。这三个例子描述的逻辑功能是同时执行的。也就是说,如果把三项写到一个verilog模块文件中去,它们的顺序不会影响实现的功能。这三项是同时执行的,也就是并发的。
然而,在always模块内,逻辑是按照指定的顺序执行的。always块中的语句称为顺序语句,因为它们是顺序执行的。所以always块也称为过程块。
如果用verilog模块实现一定的功能,首先应该清楚哪些是同时发生的,哪些是顺序发生的。上面三个例子分别采用了assign语句,实例元件和always块。这三个例子描述的逻辑功能是同时执行的。也就是说,如果把三项写到一个verilog模块文件中去,它们的顺序不会影响实现的功能。这三项是同时执行的,也就是并发的。
然而,在always模块内,逻辑是按照指定的顺序执行的。always块中的语句称为顺序语句,因为它们是顺序执行的。所以always块也称为过程块。