北京革新创展科技有限公司-BICE-EDA数字逻辑电路设计实验(实验1.3 带进位输入的8位加法器)

本实验详细介绍了如何使用QuartusⅡ设计带进位输入的8位加法器,通过北京革新创展科技有限公司的实验箱进行验证。实验内容包括原理讲解、设计流程、引脚分配和Verilog源代码,旨在提升对数字电路设计和FPGA应用的理解。
摘要由CSDN通过智能技术生成

实验1.3 带进位输入的8位加法器
一、实验准备

该实验需要用到北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱主板上的led指示灯,SW1-SW8,SW9-SW16组开关和数码管模块。请把控制拨码开关模块 LCD_ALONE_CTRL_SW 中开关VLPO拨置于下为低电平,可以使用LED1~LED8;SW1-SW8已经固定连接到实验平台中的FPGA_CON1和FPGA_CON2处,不需要用户设置;请把控制拨码开关模块CTRL_SW中开关SEL1, SEL2拨置于下逻辑电平为00,使DP9数码管显示1,可以使用SW9-SW16组开关; 8个共阳极七段数码管的8个段码,共用FPGA I/O,已经固定连接到实验平台中的FPGA_CON1处,8个共阳极七段数码管的8个位选已经固定连接到实验平台中的FPGA_CON1处。

二、实验目的
1、了解带进位输入的8位加法器实现的原理;
2、熟悉QuartusⅡ软件的相关操作,掌握数字电路设计的基本流程;
3、介绍QuartusⅡ软件,掌握基本的设计思想,软件环境的参数配置,仿真,管脚分配,下载等基本操作。
4、熟悉北京革新创展科技有限公司B-ICE-EDA/SOPC实验箱及其核心板硬件环境。

三、实验原理
带进位的8位加法器原理和1位加法器的原理相同,此时,从加数和被加数的最低位开始进行1位的加法,同时加上上一次的进位,即全加,直到最高位,最终输出进位和结果。

四、实验内容
1、利用硬件描述语言编写带进位的8位加法器,仿真并分析;
2、用Qua

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值