PCIE学习笔记（一）总线规范及接口的带宽、速率计算

最新推荐文章于 2024-07-27 03:53:21 发布

gostman

最新推荐文章于 2024-07-27 03:53:21 发布

阅读量8.1k

点赞数 8

文章标签：接口

本文链接：https://blog.csdn.net/gostman/article/details/112981504

版权

本文详细介绍了PCIe总线规范，包括其高速串行点对点的特性，以及不同版本的带宽和速率。PCIe使用GT/s来衡量传输速率，与Gbps之间的换算涉及编码方案。例如，PCIe1.0的单Lane带宽为250MB/s，而PCIe3.0的单Lane带宽可达984.6MB/s。此外，文章还解析了带宽计算方法，强调了编码方案对实际吞吐量的影响。

摘要由CSDN通过智能技术生成

一 PCIE总线规范：

PCI-Express (peripheral component interconnect express) 是一种高速串行计算机扩展总线标准，它原来的名称为 “3GIO” ，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI-X和AGP总线标准。

PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量 (QOS)等功能。

PCIe 总线使用端到端的连接方式，在一条 PCIe 链路的两端只能各连接一个设备，这两个设备互为是数据发送端和数据接收端。 PCIe 链路可以由多条 Lane 组成，目前 PCIe 链路× 1 、× 2 、× 4 、× 8 、× 16 和× 32 宽度的 PCIe 链路。