ERROR: [VREC 10-3180]解决方法

最新推荐文章于 2023-08-03 19:33:00 发布
最新推荐文章于 2023-08-03 19:33:00 发布
阅读量399 收藏
点赞数
分类专栏： 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/greenapl1985/article/details/121574409
版权
博客作者在使用VHDL进行仿真时遇到了一个关于fir_complier IP核的aresetn接口错误。尽管核实例化和veo文件都显示正确包含aresetn，但仿真仍然报错。经过尝试删除并重新例化IP，改用新的名称fir_complier_0后，仿真得以通过。问题的真正原因仍然不明朗。
摘要由CSDN通过智能技术生成

从别的工程下拷了一个fir_complier的IP核，也update了，看着都没什么问题，但run simulation的时候一直报错ERROR: [VREC 10-3180] 说是aresetn接口不存在，我再三核对，确实例化aresetn接口，而且它自己生成的veo文件中也有aresetn。然后我删了又重新例化，还是不行。
后面折腾的没脾气，上网查了下，说的有可能是例化了两个同名的IP，再三确认只有一个名为fir_complier的IP，但还是抱着试试的心态，把这个IP删了，有重新例化了一个fir_complier_0名字的IP，仿真通过了，但为啥之前不行我还是说不清楚

greenapl1985
关注
专栏目录
探索基于 TBE DSL 进行算子开发中的性能优化策略：全面解析和实战指南
qq_38334677的博客
09-27 56
在 TBE DSL 中，定义常量是常见的操作，但过于频繁的常量定义会导致性能的下降。特别是当常量只使用一次时，单独定义的步骤并没有太大的必要。
c# 连接ACCESS数据库
wzk456的专栏
09-28 757
using System.Data.OleDb; public partial class Form3 : Form { OleDbConnection objConnextion; // DataSet ds; int vRec; public Form3() { InitializeComp
vivado下ERROR: [USF-XSim-62] [VRFC 10-3180]
jerwey的博客
04-21 8232
ERROR: [USF-XSim-62] ‘elaborate’ step failed with error(s). Please check the Tcl console output or ‘C:/workplace/VIVADO/resize/resize.sim/sim_1/behav/xsim/elaborate.log’ file for more information. ela...
vivado 仿真behavior simulation 报错[VRFC 10-3180]cannot find port ‘reset_on’ on this module
nature_forest的博客
03-14 6195
我出现这个错误的原因是block design 加了pin脚后没有选择右键generate output products 导致的，重新点击这个，再create HDL wrapper 就好了 下面的是其他原因导致的，大家根据自己情况参考下 vivado关于添加IP后错误提示[VRFC 10-3180]_BOZI_didiao的博客-CSDN博客 ...
vivado关于添加IP后错误提示[VRFC 10-3180]
热门推荐
BOZI_didiao的博客
01-10 1万+
vivado关于添加IP后错误提示[VRFC 10-3180] [VRFC 10-3180] 错误提示大致内容是“cannot find port 'xxx' on this module”，找不到定义的端口。 添加IP核后出现这类错误提示大概率是因为有IP核重名了，如果正常添加系统自带IP核的话即便是有重名也会有提示。 但是添加自定义的IP核后，要确保自定义的IP核所含有的IP核不要跟程序的IP核重名。 如下图自定义的IP核中的时钟IP核与添加的IP核重名了，导致错误。 检查IP核是否重名方法 点击
vivado报错ERROR: [USF-XSim-62] [VRFC 10-3180]
最新发布
ricarleo的博客
08-03 841
vivado的功能不够完善，我明明写的毫无问题，但就是报错，除了网上碰到的其他情况，我有一种说简单也简单，说复杂也复杂的解决办法。
vivado仿真的时候报ERROR: [VRFC 10-2063] not found while processing module instance
qq_33361431的博客
03-29 1万+
仿真一直报这个错误，对了实例化模块的名称，将IP核reset output products都没有解决。正准备用Modelsim试试，正好发现解决问题的办法了。如图，在设置中将simulator language改为Verilog就好。
VREC:从VREC到VNIT的更改
03-18
【正文】 在IT行业中，"VREC: 从VREC到VNIT的更改"这个标题暗示了一种技术或系统的演变过程，其中VREC可能代表一个特定的系统...实际的情况可能需要参考VREC-master文件中的具体代码、文档或详细说明来获取更多信息。
vreC++/Brew
08-26
【vreC++/Brew】项目是一个以C++编程语言实现的Brew应用程序，它为初学者提供了一个宝贵的参考资料。Brew（全称BeOS REXX Environment Extension）是BeOS操作系统上的一个脚本环境，它扩展了REXX语言，使其能够与...
fpga vivado 错误总结（本人遇到以及改正）
qq_43125142的博客
11-02 1万+
fpga开发小白的错误总结
[VRFC 10-3180] cannot find port ‘EN_Sig‘ on this module
hroukie的博客
08-25 1193
fpga
龙芯比赛vivado调试试错手记
zerolord的博客
07-13 5966
第一个阶段：除掉所有的语法错误 刚开始在文件夹里加了我的CPU文件但是在工程里面没添加，然后报错：找不到你的的CPU IP核没更新到最新版本，由于我的是2019.2的vivado，但用的是2019.1的工程和IP核，所以打开工程时IP核都上着锁。解决办法是：Reports->Report IP Status；然后点击upgrade->OK 报错: [VRFC 10-3180] cannot find port 'en_exception_pc' on this module ["C:/Use
Chapter01 基础知识
潇笙
11-16 828
安装 python 1.1 windows http://www.python.org 1.2 Linux Unix 绝大多数已经包含 若无 $ python 显示Bath:python: command not found Linux安装: $apt-get install python 若果是GentooLinux $emerge python   Mac安装 同w
verilog开发调试入门
qq_45755158的博客
09-26 1834
日常踩坑，记录调试经验，希望帮到初学者*2022/09/26。
Xilinx Vivado set *.svh as SystemVerilog Header
Ayka的博客
06-22 1419
Xilinx Vivado does not support setting the file type of a file as SystemVerilog Header till now (version 2021.2.1). This article assumes using "Vivado" Syntax Checking for Xilinx Vivado Text Editor.Import *.svh files to Design Sources, where their hierarch
Vivado环境中对DCP文件进行仿真
aaaaaaaa585的博客
03-23 5373
Vivado环境中对DCP文件进行仿真 Vivado环境中对DCP文件进行仿真 Vivado自带的仿真器不可以直接对DCP文件进行仿真，需要转换为.v文件后方可进行仿真，具体操作如下步骤： 1.在vivado的脚本操作窗口更改工作路径，默认为：C:/Users/yab/AppData/Roaming/Xilinx/Vivado/，需更改到DCP文件所在路径。指令为：cd [get_property directory [current_project]]，指令执行完成后，检查当前工作路径是否为所需的工作路径
HLS 流传输库hls::stream
jerwey的博客
08-14 1万+
hls::stream 类仅限在 C++ 设计中使用。不支持流传输数组。 hls::stream<float> data_istrm; hls::stream<bool> e_data_istrm;
RISC指令集的向量浮点数运算具体指令
03-29
RISC指令集中的向量浮点数运算具体指令包括： 1. VADD：向量加法。将两个向量中的每个元素相加，得到一个新的向量。...10. VRSQRT：向量取平方根倒数。将向量中的每个元素取平方根倒数，得到一个新的向量。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值