仿真一直报这个错误,对了实例化模块的名称,将IP核reset output products都没有解决。正准备用Modelsim试试,正好发现解决问题的办法了。如图,在设置中将simulator language改为Verilog就好。
vivado仿真的时候报ERROR: [VRFC 10-2063] not found while processing module instance
最新推荐文章于 2024-08-14 10:10:47 发布
仿真一直报这个错误,对了实例化模块的名称,将IP核reset output products都没有解决。正准备用Modelsim试试,正好发现解决问题的办法了。如图,在设置中将simulator language改为Verilog就好。