DFT中的Scan Technology

       前言：DFT所解决的问题，一句话来概括之，就是：借助特定的辅助性设计，产生高效率的结构性测试向量以检测生产制造过程中引入芯片中的各种物理缺陷。Scan就是此类辅助性设计之一，本期文章就来帮助大家了解Scan技术的具体内容。

 

       在深入了解scan技术之前，我们先来比较下分别针对组合逻辑电路和时序逻辑电路的测试过程。很显然，在芯片制造出来后，我们只能通过其输入输出端口来对芯片进行各项检测。在如图A所示的组合电路中，假设F处有一短接电源地的固定0故障(SA0) -->  (stuck-at 0 fault)  ---> (同理还有SA1的Fault）。要检测到这样的物理缺陷，首先要在A端和B端给1的输入激励，这样在F处可以得到1值从而激活目标fault。而要将F处的值传递到输出端进行观测，C端就要有一个0的输入。这样我们就得到了一个能检测到目标fault的结构性测试向量：110 (ABC). 在该组合电路没有故障 (fault) 的情况下，我们应该可以在输出Z端观测到一个正确的1值。而在F处有stuck-at 0 故障的情况下，我们在输出Z端就会观测到0值从而检测到该fault。

                                              

                                                                    图A  组合逻辑电路

 

       接下来