提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档
FPGA经验谈系列文章——那些曾经让我发狂的BUG
前言
工作快十年了,不知道各位FPGAer是不是都顺风顺水的过来了,研发期间有没有经历过那些奇奇怪怪的问题。我这里所说的奇怪的问题,不是简简单单通过chipscope就能抓出来的,虽然我所经历的大部分BUG都可以通过抓数获取到蛛丝马迹。奇怪的问题一般都源于自己的认知不够,难以解决,不亲身经历很难深刻认识,可以说是可遇而不可求。
如果说你从来没碰到过任何奇怪的问题,那么我觉得可能是两个理由:
1、 你是天才,能力超群
2、 你的经历也许还不够
很大可能还是第二个原因,就算你是天才,代码写的滴水不漏,你也无法避免你的队友有可能会坑你一把。毕竟那种大型FPGA工程有可能是几个人合作进行的,你不可能完全有时间去一行一行的去给对方去检查。
就像本人,如果一直是在第一家公司的话,估计也很难碰到那些奇怪的问题,因为第一家公司对于FPGA来说时序和资源不是重点,算法实现是重点。这倒不是鼓励说一定要换工作,知识永远学不完,够用就好。
这些奇怪的问题会造成你