PCIe 6.0时代，有哪些升级

来源：内容由半导体新芯闻（ID:MooreNEWS）编译自eejournal

通过在 1 月 11 日发布的 PCIe 6.0 规范，PCI-SIG 将 PCI Express (PCIe) 总线的峰值最大带宽翻了一番。16 通道 PCIe 6.0 连接的峰值双向带宽更是达到了惊人的256 GB/秒。这真是太快了。那么他们是怎么做到的？

简单的答案是，他们从高速以太网规范中抄袭了一页——采用了 PAM4 调制。PAM4 调制通过使用 4 级电压信号而不是熟悉的数字 2 级信号对每个信号偏移编码两个位。然后你的带宽翻了一番。PAM4 Serdes 已出现在最近发布的 FPGA 上，例如 Intel Stratix 10 I 系列 FPGA 和 Xilinx 的 Versal Premium 器件。

自 2016 年左右以来，我们已经看到了 PAM4 收发器的技术演示。

但是，您暂时不太可能在系统中看到 PCIe 6.0。因为支持 PCIe 5.0 的处理器、SOC、FPGA 和其他芯片才刚刚开始面世。那是因为PCI-SIG 在 2019 年才发布了 PCIe 5.0 规范，也就是两年多以前。但是，与它们的前辈一样，PCIe 5.0 和 PCIe 6.0 几乎可以保证成功。电子行业已采用PCIe 作为主导标准，这是系统内芯片到芯片和板对板通信的最佳高速互连。事实上也没有其他可行的选择。

早在 1995 年，PCIe还没出现之前，我就写了一篇关于“新”PCI 总线的动手文章。（PCI 是 PCIe 的前身。） 1990 年代中期发生的从 PC/AT 系统总线到 PCI 的转换为 PCIe 奠定了基础。在那篇文章中我写道：

“PCI 总线的早期实施损害了它的形象。尽管总线规范承诺 132-Mbyte/sec 的传输速率，但第一个 PCI 系统甚至没有达到该速率的四分之一。此外，很少有 32 位 pP 能够在其数据总线上维持 132 兆字节/秒的传输速率，因此 PCI 主板上基于处理器的测试无法展示 PCI 的真正潜力。”

“即使有这些缺点，PCI 总线也在征服硬件设计。PCI 总线已经是 PC 主板的标准。它存在于最新的Macintosh 计算机和 DigitalEquipment Corp 的 Alpha 工作站中。许多嵌入式系统板供应商都在拥抱PCI 总线，因此 PCI 正在成为工业市场中越来越重要的因素。简而言之，PCI 正在成为许多计算机市场的关键设计元素。”我在文章中接着说。

PCI-SIG 于 2003 年发布了 PCI 的序列化版本 PCIe 1.0a 规范。PCIe 1.0a 的特点是每通道数据速率为 250 MBytes/sec，位串行速率为 2.5 GTransfers/sec。传输率以每秒传输数而不是每秒位数表示，因为传输数包括 PCIe 的开销位，这会降低实际数据传输率。PCIe 1.0a 使用 8b/10b 编码方案，因此有 20% 的开销。最终结果是最大传输速率为 2Gbps 或 250 Mbytes/sec。两年后，PCIe 1.1 紧随其后。修订后的规范清除了原始规范实施中出现的一些问题，但数据速率保持不变。

两年后的 2007 年，PCI-SIG 推出了 PCIe 2.0 规范，将传输速率提高了一倍，达到 5GTransfers/sec，并将数据速率提高到 500Mbytes/sec。PCIe 2.0 建立的一个关键先例是向后兼容 PCIe 1.1 规范。PCI-SIG 通过后续 PCIe 规范迭代到 6.0 版继续支持该先例。2009 年，PCI-SIG 引入了 PCIe 2.1 规范，该规范并未增加数据传输带宽，但在规范中添加了许多管理、支持和故障排除功能，为 PCIe 3.0 做准备。

2010 年推出的 PCIe 3.0 将传输速率提高到 8 GTransfers/sec。就其本身而言，新的传输速率不会使 PCIe 的峰值数据带宽翻倍。然而，PCIe 3.0 规范要求 128b/130b 编码而不是 8b/10b 编码，因此传输开销从 20% 下降到 1.54%。因此，PCIe 3.0 带宽为 985 MB/秒，与 PCIe 2.1 相比，数据传输速率几乎翻了一番。PCI-SIG 在 2014 年将规范更新为 PCIe 3.1，并添加了一些协议改进，但传输速率保持不变。

早在宣布 PCIe 3.1 规范之前，PCI-SIG 就在 2011 年发布了 PCIe 4.0 的初步公告，戏弄了 16 GTransfers/sec 的传输速率。实际的 PCIe 4.0 规范直到 2017 年年中才出现。数据编码方案没有变化，峰值带宽再次翻倍，从 985 Mbytes/sec 到 1.969 Gbytes/sec。那是每条车道。16 通道 PCIe 4.0 实现可以移动 31.508 GB/秒。

PCI-SIG 在 2017 年发布了初步版本后，于 2019 年宣布了最终的 PCIe 5.0 规范。PCIe 5.0 将每通道传输速率提高到 32 GTransfers/秒，将每通道数据速率提高到 3.938GB/秒。截至今天，我们仍处于整合 PCIe5.0 I/O 端口的芯片和系统的早期推出阶段。例如，英特尔于 2021 年 11 月发布了支持 PCIe 5.0 的第 12代“ Alder Lake”酷睿 i9、i7 和 i5 CPU。

在其两个十年的生命周期中，PCIe 的使用已变得广泛。早期的 PCIe 实施主要是扩展卡总线，首先在 PC 中，然后在服务器中。在计算机设计中的广泛使用降低了 PCIe 实施的成本，并使 PCIe 成为适用于更广泛应用的有吸引力的数据传输协议。由于 PCIe 在 PC 和服务器中无处不在，系统工程师对 PCIe 非常熟悉，并且工程师很快发现了 I/O 协议的许多新用途。

PCIe 的早期成功之一是更换了 PC 中的专用显卡插槽AGP——即高级图形端口。这是一个源于 1990年代的原始 PCI（不是 PCIe）接口的规范，以满足显卡的高速 I/O 要求。虽然 AGP 协议是基于并行 PCI 总线，但它为 PC 引入了专用插槽的概念。如果您想最大化性能，您不能在多个插槽之间共享总线带宽。而且，最重要的是，前沿图形用户需要性能。

PCIe 窃取了专用插槽的概念，因此从 2004 年左右开始取代 AGP 成为 PC 中首选的显卡插槽。那是 PCI-SIG 推出 PCIe 1.0a 的一年后。尽管花了几年时间，PCIe 最终还是扼杀了 AGP。

PCIe 在重塑数据存储世界方面也取得了长足的进步。由于 SSD（固态驱动器）作为 HDD（硬盘驱动器）替代品的出现，SCSI、SAS 和 SATA 等传统磁盘存储接口的数据带宽成为吞吐量瓶颈。基于 PCIe 的 SSD 越来越多地从其他类型的存储设备中抢占市场份额。PCIe 有一种特殊的风格，称为 NVMe，它是一种开放规范，用于访问通过 PCIe 连接到系统的计算机的非易失性存储介质。第一个 NVMe 规范于 2011 年发布。如今，NVMe 存储供应商提供各种外形尺寸的 NVMeSSD，从传统的 3.5 英寸和 2.5 英寸 HDD 到微型 M.2 卡。

在带宽范围的另一端，较旧、速度较慢的 PCIe 2.0、3.0 和 3.1 协议对于在包括汽车和嵌入式应用在内的各种系统中进行芯片到芯片连接仍然非常有用。尽管这些协议不具备较新的 PCIe 协议的数据带宽，但 PCIe 的串行特性极大地简化了所有应用中的电路板设计。当您不再需要在电路板上布线 8 位、16 位或 32 位总线时，生活变得轻松多了。由于PCIe 标准在过去 20 年中无处不在且向后兼容，尽管这些接口的电路复杂，但将 PCIe 接口集成到各种芯片中的成本已经可以忽略不计。

PCIe 有几个额外的用途，但我想你现在明白了。PCIe 已经取得了巨大的成功。它已成为许多应用程序的通用系统内总线，而 PCIe 6.0 确保 PCIe I/O 协议继续过上漫长而幸福的生活。

‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧  END  ‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧‧