JESD79-4 第4章 SDRAM命令描述与操作（4.14-4.16）

最新推荐文章于 2017-04-19 11:22:15 发布

hierro_sic

最新推荐文章于 2017-04-19 11:22:15 发布

阅读量8.5k

点赞数 3

分类专栏： DDR4标准文章标签： DDR4

4.14 DRAM单片可寻址能力

DDR4中允许在同一个Rank上对不同的设备进行编程。下面例子中描述了在同一Rank不同设备上对ODT与Vref值分别进行不同配置。
1. 在进入DRAM单片可寻址（PDA）模式之前，需要先完成Write Leveling。
2. 在进入PDA模式之前，以下配置是可以的。
- RTT_PARK MR5 {A8:A6} = Enable
- RTT_NOM MR1 {A10:A9:A8} = Enable
3. 通过将MR3.A4配置为1，来使能PDA模式。
4. 在PDA模式中，所有的MRS命令都是通过DQ0来确定有效性的。如下图中所示，DRAM通过DQS_c/DQS_t这对差分信号来采样DQ0信号。若DQ0为0则执行当前的MRS命令，若DQ0为1则忽略当前的MRS命令。控制器可选择性的将所有DQ驱动为同一值。
5. 通过MRS命令与DQ0来对期望的设备进行编程。
6. 在PDA模式中仅允许执行MRS命令。
7. PDA模式中，MRS命令设定好命令需要的周期。写入一个模式寄存器所需的最小时间与两个MRS命令之间的最小时间都是AL + CWL + 3.5nCK + tMRD_PDA。
8. 如下图所示，退出PDA模式仅需将MR3.A4配置为0，且此时的DQ0需要保持为0。
需要注意的是，在退出PDA模式时，由于MRS命令每次需要将所有的模式寄存器值都写一遍，那么在发送退出命令时，会导致在同一Rank上的每个设备都会被影响。因此PDA模式使能位被安排在了一个没有任何DRAM单片控制位的寄存器上。在PDA模式中，DRAM通过DQS_c/DQS_t这对差分信号来采样DQ0信号。但是不支持动态ODT功能。当RTT_NOM MR1 {A10:A9:A8} = Enable且外部关心此时的ODT设置，DDR4 SDRAM的数据终结电阻需要通过ODT引脚来控制。此时的ODT时序参数与直接控制ODT时的参数相同。如下图示。
这里写图片描述

在所有的DDR4速率中，tPDA_S = tDS 以及 tPDA_H = tDH。
由于在PDA模式中，可能会配置DRAM的最佳vref，这有可能导致在DQS的第一个上升沿与DQS的最后一个下降沿采不到DQ0的正确值。所以推荐在DRAM上，对DQ0进行采样时，使用DQS的第一个下降沿或第二个上升沿。这种采样方法可作为DRAM上针对BL8与BC4的一种通用的实施方案。同时，控制器被要求在BL8或BC4数据有效时间内将DQ0驱动成一个稳定的高电平或低电平。

4.15 CAL模式（CS_n到命令地址的延迟）

4.15.1 CAL模式描述

DDR4 SDRAM中支持命令地址延迟功能，此功能作为一种低功耗的功能，可将CS_n信号有效与命令的有效地址时间错开。如下图所示。由模式寄存器MR4[A8:A6]来控制此功能。
在DRAM上，CAL功能使得命令与地址信号的接收器可在命令到达前的一段时间再打开。且一旦命令与地址已经完成锁存，那么这些信号的接收器也可以关闭了。在连续命令中，接收器会在每个命令之间的空隙时间打开。
这里写图片描述
下面表格中的参数为t在各种速率下的CAL的时序要求与MRS设置。

CAL模式使能时的MRS命令
当CAL模式使能时，MRS命令需要更多的时间来完成。当CAL模式已经开启，或通过MRS命令正在开启时，MRS后的第一个有效命令需要遵循时间参数tMOD_CAL=tMOD+tCAL.
这里写图片描述
处于或正在进入CAL模式时，下一个MRS命令需要遵循时间参数tMRD_CAL=tMOD+tCAL。

4.16 CRC

4.16.1 CRC多项式与逻辑方程式

DDR4 SDRAM中对写操作支持CRC，但对读操作不支持CRC。DDR4中的CRC多项式为：

ATM-8 HEC, X^8+X^2+X^1+1

对于一个72-bits数据和8-bitsCRC的组合逻辑实现，包含了272个双输入XOR门，组成了8个6 XOR门树深度。（？这句话不是太明白）在DDR4中的CRC多项式与逻辑方程式与GDDR5中的相同。
这里写图片描述

以下为CRC的代码实现

module CRC8_D72;
// polynomial: (0 1 2 8)
// data width: 72
// convention: the first serial data bit is D[71]
// initial condition all 0 implied
function [7:0]
nextCRC8_D72;
input [71:0] Data;
reg [71:0] D;
reg [7:0] NewCRC;
begin
D = Data;
NewCRC[0] = D[69] ^ D[68] ^ D[67] ^ D[66] ^ D[64] ^ D[63] ^ D[60] ^
D[56] ^ D[54] ^ D[53] ^ D[52] ^ D[50] ^ D[49] ^ D[48] ^
D[45] ^ D[43] ^ D[40] ^ D[39] ^ D[35] ^ D[34] ^ D[31] ^
D[30] ^ D[28] ^ D[23] ^ D[21] ^ D[19] ^ D[18] ^ D[16] ^
D[14] ^ D[12] ^ D[8] ^ D[7] ^ D[6] ^ D[0] ;
NewCRC[1] = D[70] ^ D[66] ^ D[65] ^ D[63] ^ D[61] ^ D[60] ^ D[57] ^
D[56] ^ D[55] ^ D[52] ^ D[51] ^ D[48] ^ D[46] ^ D[45] ^
D[44] ^ D[43] ^ D[41] ^ D[39] ^ D[36] ^ D[34] ^ D[32] ^
D[30] ^ D[29] ^ D[28] ^ D[24] ^ D[23] ^ D[22] ^ D[21] ^
D[20] ^ D[18] ^ D[17] ^ D[16] ^ D[15] ^ D[14] ^ D[13] ^
D[12] ^ D[9] ^ D[6] ^ D[1] ^ D[0];
NewCRC[2] = D[71] ^ D[69] ^ D[68] ^ D[63] ^ D[62] ^ D[61] ^ D[60] ^
D[58] ^ D[57] ^ D[54] ^ D[50] ^ D[48] ^ D[47] ^ D[46] ^
D[44] ^ D[43] ^ D[42] ^ D[39] ^ D[37] ^ D[34] ^ D[33] ^
D[29] ^ D[28] ^ D[25] ^ D[24] ^ D[22] ^ D[17] ^ D[15] ^
D[13] ^ D[12] ^ D[10] ^ D[8] ^ D[6] ^ D[2] ^ D[1] ^ D[0];
NewCRC[3] = D[70] ^ D[69] ^ D[64] ^ D[63] ^ D[62] ^ D[61] ^ D[59] ^
D[58] ^ D[55] ^ D[51] ^ D[49] ^ D[48] ^