ultrascale FPGA编译时遇到ddr4的mig核出现DQS  CAL FAIL；2021-05-17

最新推荐文章于 2024-07-10 20:13:13 发布
最新推荐文章于 2024-07-10 20:13:13 发布
阅读量3.9k 收藏 13
点赞数 3
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lijq94/article/details/116917981
版权

ultrascale FPGA编译时遇到ddr4的mig核出现DQS  CAL FAIL

 

一开始最简单的pcie和ddr4是正常工作的，但是一添加其他模块出现错误，但是时序反而是通过的。

解决办法：

本问题，通过更改implement改为performance实现时序的满足，并且上电测试后ddr4正常了.

查询的其他解决办法：未测试

https://forums.xilinx.com/t5/%E5%AD%98%E5%82%A8%E6%8E%A5%E5%8F%A3-%E8%A7%86%E9%A2%91/DDR-CAL-FAIL/m-p/932351/highlight/true

https://blog.csdn.net/linpeng_9527/article/details/105451043

https://blog.csdn.net/qq_22168673/article/details/110527965

 
lijq94
关注
  • 3
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
【常见错误】FPGA器件DDR类型选择错误
记录学习历程
02-15 1945
ZedBoard开发常见错误： DDR的型号配置错误。间接会导致的结果是，在调试debug时，会发现cpu一直处于running的状态，但是在控制台并不能看到打印的信息，并且不管是只用了PS端或者是PS、PL端都用了，都不能在控制台上出现打印信息，但是程序可以烧录到板子上（program FPGA时发现板子上的蓝灯会亮），这说明板子本身是没问题的，排除了接线的问题，最终发现是在配置block design的DDR的信息时，DDR的型号选择错误的原因，型号选择错误会导致，程序烧录进板子后，但是由于没有配置对
READ DQS Gating Training
热门推荐
Hierro的DDR世界
12-06 1万+
1 Read DQS Gate Training… 测试序列中包含了DQS门控训练，在防止读错误是非常重要的。唯一可能使完成门控训练的读操作错误的原因是，每个读操作之间的DQS jitter非常大。为了缓解这种状态，门控训练的读操作会被重复很多次，其中一次读错误操作都不能出现。DTCR.DTRPTN可配置每一次门控训练时重复的读操作次数。为了更长远的提高门控训练的可靠性，读返回数据会根据返回数据计
MIG MB fail 问题
weixin_42197979的博客
04-09 297
一、之前ok的工程重新修改后，ddr4出现MB fail和microblaze Fail，情况如下。1. 复位工程、resetout（好像是叫这个）；至于是什么原因导致的，暂不清楚，怀疑是软件问题。3. 删除ddr ip，另存一个新的工程；2. 删除ddr ip 重新添加；4. 还是不行那就重新建工程吧。
vivado DQS_BIAS
cckkppll的博客
07-10 898
vivado DQS_BIAS
ddr3仿真初始化失败，DDR4仿真没有效果
bingbang0703的博客
08-29 2233
在对DDR3，DDR4等存储器进行仿真的时候，会发现仿真不出效果！！！
Vivado例化多组DDR4 MIG核
jingjiankai5228的博客
12-27 2884
xilinx mig的DDR4控制器相对以前的DDR3已经不同了，不能再一个MIG核里同时例化多个控制器，如果需要多组控制，需要例化多次，如果是官方的开发板，可以直接选用板级信息作为实际的物理引脚 这样的话，就无需手动添加物理约束，直接用IP核自带的约束就OK。 例如我这里用了两组DDR4： 注意名字（IP是分别生成的）是不一样的 ...
KU FPGA DDR4 SDRAM仿真/板卡测试
青春易逝，愿不负昭华，期待梦与远方
12-03 1万+
本文仅对DDR4 SDRAM IP的example design工程进行了仿真。后续仿真，参考下面的流程，可以搭建自己的仿真平台。 仿真平台一般由下面几个模块构成：仿真平台TB_TOP、被测模块FPGA_TOP、仿真模型sim_model。 1、vivado工程文件夹结构 1.1、新建vivado时的文件夹结构 1.2、新建USR_DESIGN文件夹 在工程文件夹根目录下，新建usr_design文件夹，用于存放该自己设计的该工程的.v文件。并将该文件夹里的文件添加的vivado工程.
从fail到pass，DDR调试到底经历了什么？
edadoc2013的博客
07-10 2418
作者 | 黄刚（一博科技高速先生团队队员） 做DDR的调试无非以下三种结果：调试fail、调试pass和调试很久才pass。你可能永远也想象不到PCB工程师花几天设计出来的DDR模块在加工出来后调试就多久才pass，一天？一周？一个月？甚至…… 高速先生近几年来在DDR设计仿真取得了长足的进步，这要得益于AI（人工智能）的热潮，作为该领域的核心产品，AI算力卡成为近年来各大通讯公司和芯片公司争相研发的产品。而其中DDR模块则是AI算力卡里最核心的模块，支撑着算力卡大容量、快速的运算能力。 高速先.
FPGA-DDR4-ultrascale-pcb-design.pdf
05-03
DDR3 SDRAM Address, Command, and Control Fly-by Termination With high-speed signaling in DDR3 SDRAM, fly-by topology is used for address, command, and control signals to achieve the best signal ...
Xilinx FPGA PCIe XDMA性能测试演示视频（AXI4-Stream接口）
03-13
针对Xilinx KintexUltrascale系列FPGA 的PCIeXDMA在 AXI4-Stream接口形式下性能进行测试演示，支持4通道C2H/H2C、中断、轮询模式
NVMe主机控制器，AXI4-Stream接口，使用手册，Xilinx FPGA，PCIe 3.0，PCIe 4.0
最新发布
08-10
 支持Ultrascale+，Ultrascale，7 Series FPGA  支持PCIe Gen4，PCIe Gen3，PCIe Gen2 SSD  无需CPU和外部存储器  自动实现对PCIe SSD的PCIe设备枚举、NVMe控制器识别和NVMe队列设置  提供1个Admin命令...
FPGA MPSoC-XCZU4EV实现IP核RAM驱动（Verilog HDL实现）
04-25
在本文中，我们将深入探讨如何使用FPGA MPSoC XCZU4EV实现IP核RAM驱动，该过程基于Verilog HDL语言，并结合Xilinx的Vivado Design Suite。FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，能够根据设计...
FPGA MPSoC-XCZU4EV实现IP核FIFO驱动（Vivado Design Suite和Verilog HDL实现）
04-25
在本文中，我们将深入探讨如何使用Xilinx的FPGA MPSoC XCZU4EV来实现IP核FIFO驱动，并且结合Vivado Design Suite和Verilog HDL进行设计与实现。这一技术对于嵌入式系统开发者来说是至关重要的，因为它涉及到高性能、...
ultrascale kintex）FPGA--问题总结2021-05-21
lijq94的博客
05-21 613
（ultrascale kintex）FPGA--问题总结(型号：XCKU040-FFVA1156-2-I）单通道采集 1.pcie和ddr4初始设计正常可以通过。添加其他模块，特别是aximm要传输至ddr的模块出现问题 包括：ddr 出现DQSCAL FAIL；pcie无法正常读写数据，但是bar和bypass可以正常工作 解决办法： 1.目前没啥好办法，通过增量编译，每次少添加模块，添加完编译后测试，通过再添加下一个模块。 2，通过Partial Reconfiguration 部分重配..
ddr4 dqs 频率_【鼎阳硬件智库原创︱DDR 】DDR4设计概述以及分析仿真案例
weixin_29039773的博客
01-02 2273
王彦武 鼎阳硬件设计与测试智库专家组成员引言：随着计算机，服务器的性能需求越来越高，DDR4开始应用在一些高端设计中，然而目前关于DDR4的资料非常少，尤其是针对SI(信号完整性)部分以及相关中文资料，另外一方面，DDR4的高速率非常容易引起SI问题，一旦出现比如DDR4 Margin测试Fail之类的问题，会让很多设计者感到头疼，Debug过程非常困难，信号测试变得越来越困难，越来越不准确，而...
DDR4知识总结
ask_true的博客
06-14 2547
DDR4知识总结
编译错误整理
cs的专栏
04-27 1634
这个错误通常是因为在代码中使用了未完整定义的结构体类型，导致编译器无法确定其大小。在这种情况下，无法使用sizeof运算符来计算结构体的大小。要解决这个问题，需要包含相应的头文件或在代码中定义完整的结构体类型。例如，在使用sockaddr_in结构体之前，需要在代码中包含头文件。
Win8/Win8.1/Win10下Vivado例化MIG报错的解决办法
我的博客
12-24 7514
Win8/Win8.1/Win10例化MIG报错的解决办法如果你的系统是Win7那应该没问题，但如果是Win8、Win10的话，新建工程后例化MIG核的时候会报一个类似上图所示的错误：“Failed to generate IP ‘*‘. Failed to generate ‘Custom UI’ outputs:”。我在Win10上遇到过这个问题，只能理解为Vivado有bug或者Win7之后的
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值