Nor Flash存储器深度分析第一篇

Nor Flash存储器深度分析第一篇

本文以汽车行业应用较多的ISSI公司的IS25WP128芯片为例，从各个技术细节的角度，深入理解Nor Flash芯片的擦除、读取、写入、低功耗、故障管理等方面，做嵌入式的朋友可以多关注。

1.概述

IS25WP128是ISSI（北京矽成）公司推出的128Mbit的Nor Flash芯片，通过AEC-Q100认证的车规级芯片，如下图是其一种封装方式，引脚定义如下：

CE#：芯片使能，当CE#为高电平时，设备处于未选中状态，输出引脚处于高阻态，设备的非关键内部电路会关闭电源，以在待机状态下实现最低功耗。当CE#被拉低时，设备将被选中并从待机模式唤醒，可以接受指令写入、数据读取和写入操作。

SI、SO：作为标准的SPI输入和输出引脚，双SPI模式下，SI和SO引脚变为双向的IO引脚。

WP#：写保护引脚与SRWD（状态寄存器写保护）位一起工作，以保护状态寄存器不被写入，当SRWD被设置为“1”，并且WP#被拉低时，状态寄存器的位（SRWD、QE、BP3、BP2、BP1、BP0）将受到写保护，不能被修改，当WP#为高电平时，这些位不受写保护，当SRWD被设置为“0”时，无论WP#的状态如何，状态寄存器都不会受到写保护。

当QE（四SPI启用）位被设置为“1”时，WP#引脚的功能将不再作为写保护使用，该引脚被用作四SPI模式下的IO2。

HOLD#/RESET#：状态寄存器的QE位被设置为“1”时，引脚作为四SPI模式下的IO3引脚，当QE=0时，该引脚根据读寄存器中的P7位设置来充当HOLD#或RESET#引脚。如果P7=0（默认值），则选择HOLD#；如果P7=1，则选择RESET#。

HOLD#引脚允许在设备被选中的情况下暂停其操作，HOLD#引脚低电平有效，当HOLD#处于低电平且CE#也为低电平时，SO引脚将处于高阻态，当HOLD#引脚被拉到高电平时，设备操作可以恢复。

RESET#引脚是一个硬件复位信号，当RESET#被驱动为高电平时，存储器处于正常操作模式，当RESET#被驱动为低电平时，存储器进入复位模式，输出为高阻态，如果在写入、编程或擦除操作时，将RESET#驱动为低电平，可能会丢失数据。

SCK：输入和输出的同步时钟。

2.芯片功能框图

3.SPI模式

多个IS25WP128设备可以连接在SPI串行总线上，并由SPI主机（如MCU）控制，这些设备支持两种SPI模式之一：

模式0（0, 0）

模式3（1, 1）

这两种模式之间的主要区别在于时钟极性，当SPI主机处于待机模式时，对于模式0，串行时钟（SCK）保持在“0”（SCK = 0）；而对于模式3，时钟保持在“1”（SCK = 1），在两种模式下，输入数据都在串行时钟（SCK）的上升沿被锁存，而输出数据则在SCK的下降沿可用。

4.SPI模式和QPI模式的数据传输

5.内存阵列管理

内存阵列被划分为4K字节扇区或32K/64K字节块（一个块分别由八个/十六个相邻的扇区组成）。

6.总结

本文对ISSI的128MBit的Nor Flash的引脚和模式进行了分析，从整体上了解Nor Flash，后面继续分析寄存器及芯片功能的配置。

嵌入式开发的实操，已在github公开，需要学习研究的自取。

https://github.com/sydyg/Vehicle_Soft_Class.git