4-2 Verilog 多路选择器设计实现

最新推荐文章于 2024-05-24 11:01:28 发布
最新推荐文章于 2024-05-24 11:01:28 发布
阅读量3w 收藏 53
点赞数 7
分类专栏： Verilog成长记 文章标签： fpga 设计 Verilog Verilog入门
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hyhop150/article/details/51233616
版权
Verilog 学习过程——多路选择器设计实现
摘要由CSDN通过智能技术生成

使用工具：Xilinx ISE 14.7

设计一个二位4路选择器，由于选择器使用条件触发的方法对应真值表进行匹配输出与输入，因此可以联想到在C程序设计中的条件语句“If”和“Case”两种，那么这两种设计从硬件的角度出发有什么不同呢？

代码如下：


为了区别两种设计的不同，可以查看ISE提供的综合报告，操作如下：


综合报告对比：


使用Case

最低0.47元/天 解锁文章
hyhop150
关注
  • 7
    点赞
  • 踩
  • 53
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
多路分支选择结构—switch语句
Junds0的博客
10-19 359
在右侧编辑器中的 Begin-End 之间补充代码，使用switch语句编写程序（未使用到 switch 语句程序将不会通过），根据输入的英文星期单词，输出其对应的中文星期信息，英文字母不区分大小写并且不考虑星期英文单词输入错误的情况。在右侧编辑器中的 Begin-End 之间补充代码，使用switch语句编写程序（未使用到 switch 语句程序将不会通过），已知某年的第一天是星期几，平台输入一个日期，计算并输出这一日是星期几。本关任务：编写一个根据年月日来判断指定日期是这一年的第几天的小程序。
VL1_四选一多路器(完整RTL、Testbench和覆盖率)
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
09-05 7017
有两种实现方法，一是使用if-else，二是使用case语句。实现的方式有三种，一是使用四输入查找表case方式；二是使用if-else if-else；三是使用两个二输入的查找表方式
计算机组成原理实验
七七的博客
06-08 3838
单周期CPU设计与实现——单指令CPU实验
Verilog设计实现4选1多路数据选择器（门级/rtl级）
最新发布
jskwys的博客
05-24 1081
多路选择器是一种数字电路组件，用于从多个输入中选择一个输出，其主要功能是根据控制信号选择某个特定的输入信号，并将其传递到输出端。当选择输入信号为00时，out输出in0,当选择输入信号为01时，out输出in1,当选择输入信号为10时，out输出in2,当选择输入信号为11时，out输出in3，从而实现四选一数据的输出。多路选择器是一种组合逻辑电路，它根据选择信号从多个输入信号中选择一个输出。在4选1多路选择器中，通常有2个选择输入（足以选择4个不同的输入线），以及4个数据输入和1个数据输出。
verilog选择器4选一
07-06
verilog选择器4选一，四路输入，一路输出，还有两位做选择，压缩包里有生成的vcd文件以及*.v的源代码。
用Verilog语言实现三位四选一多路选择器
weixin_51964133的博客
01-19 2833
一.要求: 设计一个三位 4 选 1 多路选择器电路，用 Verilog HDL 语言编写代码。 二.设计原理: 三.设计过程： module FourOne(d1,d2,d3,d4,w,f,en); input [2:0]d1; input [2:0]d2; input [2:0]d3; input [2:0]d4; input[1:0]w; input en; output reg[2:0] f; always @ (d1 or d2 or d3 or d4 or w or en)
FPGA 00 新手上路 Verilog 实现 mux2多路选择器功能 （组合逻辑电路，最简单的与或非门基本学习）
lj1986817902的博客
10-02 1746
mux2.v module mux2( //端口列表 a, //key0 1 b, //key1 1 sel, //key2 1 out //1:led熄灭 0： led亮 ); // key1 按下 释放 // key0 按下 释放 // key2 按下 // key1 按下 释放 // key0 按下 释放 //端口类型定义 input a; input b; input sel; output out; assign out = sel? b:a; // a
【Verilog】组合逻辑（多路选择器设计）
清风微醺的博客
05-26 2194
module fn_sw( A, B, sel, Y ); input A; input B; input sel; output Y; assign Y = sel ? (A^B) :(A&B); endmodule module fn_sw( A, B, sel, Y ); input A; input B;.
12-Verilog HDL多路选择器设计.7z
03-09
本话题将深入探讨如何使用Verilog HDL设计多路选择器，并结合Vivado进行仿真验证。 多路选择器，也称为数据选择器或多路开关，是一种数字逻辑组件，它可以接收多个输入信号并根据控制信号选择其中一个输入作为输出...
13-Verilog HDL多路分配器设计.7z
03-09
多路分配器，也称为多路选择器或多路开关，是数字逻辑设计中的基本组件。它可以从多个输入信号中选择一个并将其传递到单一的输出。根据输入数量，多路分配器可以分为二路、四路、八路等。在Verilog HDL中，这种设计...
2-1多路选择器的Verilog HDL程序
03-26
接下来，我们将深入探讨2-1多路选择器的Verilog HDL实现及其相关知识点。 首先，理解Verilog HDL的基本语法是至关重要的。Verilog是一种结构化语言，它使用模块（module）来定义硬件实体。2-1多路选择器的Verilog...
使用乘法器实现各种移位操作
08-05
昨天看了一本书，使用乘法器来实现各种移位操作。包括逻辑左移，逻辑右移，算术右移，循环右移。
采用2个4选1数据选择器（74LS153）构成1个8选1数据选择器，要求自己设计电路，画出逻辑电路接线图，连接调试，并测试真值表，验证设计电路是否符合要求
11-07
数据选择器的功能及应用，采用2个4选1数据选择器（74LS153）构成1个8选1数据选择器，要求自己设计电路，画出逻辑电路接线图，连接调试，并测试真值表，验证设计电路是否符合要求
2选1多路选择器的VerilogHDL设计.docx
06-20
下面我们将详细探讨2选1多路选择器的Verilog HDL设计，以及实验过程中的关键步骤。 首先，2选1多路选择器有两个数据输入（a和b），一个控制输入（s），和一个单一的数据输出（y）。控制信号s通常是一个二进制位，当...
多路数据选择器的设计与实现-四川大学计算机组成原理高分实验报告.doc
08-18
它由两个4位8选1多路选择器构成，每个4位8选1多路选择器又由7个4位2选1多路选择器组成，而4位2选1多路选择器由4个1位2选1多路选择器搭建。这种分层结构便于理解和实现。 实验步骤首先从建立一个新的工程开始，命名...
计算机组成原理实验-使用Verilog完成 4 选 1 多路选择器的设计和实现源代码+实验报告
07-17
在这个实验中，我们将聚焦于使用 Verilog 这种硬件描述语言（HDL）来设计和实现一个 4 选 1 多路选择器。Verilog 是一种强大的工具，被广泛用于描述和模拟数字系统的硬件行为。 首先，我们要理解 4 选 1 多路选择器...
Verilog快速入门（1）—— 四选一多路器
weixin_62355917的博客
02-19 1094
四选一多路选择器
verilog多路数据选择器实现
m0_53024476的博客
11-21 2496
实验内容： 有四路数据的输入，通过开关来选择输出哪一路数据，同时使用 LED 指示 灯和数码管来显示输出的数据内容和路数。 用 Verilog 语言设计一个四路数据选择器程序；A,B,C,D 为四路数据输入， sel 为选择端，数码管 DP1 指示选择路数，A 的时候显示 0，B 的时候显示 1，C 的时候显示 2，D 的时候显示 3，dataout 同时输出该数据。 程序代码： module duolu(A,B,C,D,sel,dataout,ds,seg7); input [.
【Verilog基础】5.选择器
托马斯的博客
06-27 2463
选择器
verilog 用case实现4选1多路选择器
03-28
以下是一个用 Verilog 实现的 4 选 1 多路选择器，使用了 case 语句： ```verilog module mux4to1 (sel, in0, in1, in2, in3, out); input [1:0] sel; input in0, in1, in2, in3; output out; assign out = case (sel) 2'b00: in0; 2'b01: in1; 2'b10: in2; 2'b11: in3; default: 1'bx; endcase endmodule ``` 在上面的代码中，sel 是一个 2 位输入，用于选择输入信号中的一个。in0、in1、in2 和 in3 分别是四个输入信号，out 是输出信号。 在 case 语句中，使用 sel 作为选择器，并根据 sel 的值选择与之对应的输入信号。如果 sel 不等于 00、01、10 或 11，则输出不确定值（x）。最后，将选择的输入信号赋值给输出信号 out。 使用此代码，可以轻松地实现 4 选 1 多路选择器。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值