DFT vs DV,你应该选择哪一个?

DFT指的是Design for Test,而DV指的是Design Verification。这两种工作都同样具有挑战性,都是芯片设计流程中的关键步骤。

芯片开发流程中的DFT和DV:一旦RTL代码初步开发完成,DV工程师就会开始阅读设计规范。与此同时,DFT工程师在逻辑中添加DFT相关的RTL。在DV测试RTL后,进行综合以获得门级网表。DFT工程师开始生成pattern来测试scan/mbist/lbist/jtag等。

随着RTL的改进,DV团队不断验证其他功能更改,DFT团队继续为较新的网表版本生成和测试pattern。

DFT – Design for Test
  1. 检查structural faults:可能因制造而产生的故障,例如stuck at 0/1 faults, bridge faults。
DV – Design Verification
  1. 检查functional faults:由于RTL代码错误或代码综合不正确而可能出现的故障。这导致了设计功能不正确。一般在功能验证中会用到术语:BUG

使用HALF ADDER电路的例子来了解差异。如果“A”和“B”是输入,则输出为:

### 设计验证 (DV) 和设计与工程变更验证 (DECV) #### 定义 设计验证(DV, Design Verification)是指通过一系列测试来确认集成电路的设计满足其规格说明并能按预期工作。这包括功能正确性和性能指标的验证[^1]。 对于设计与工程变更验证(DECV),这是指当对现有设计进行了修改之后所执行的一系列额外验证活动,以确保任何更改都不会破坏原有系统的稳定性或引入新的缺陷[^2]。 #### 流程概述 在进行DV时通常采用如下流程: - **制定验证计划**:定义目标、范围以及所需资源;确定哪些特性需要被覆盖到,并设定覆盖率标准。 - **创建激励信号并向DUT施加**:基于预先规划好的场景生成输入数据流,并将其应用于待测单元(DUT)[^3]。 - **捕获响应并检查正确性**:收集来自DUT的实际输出结果并与期望值对比分析,识别潜在错误位置。 - **衡量进展状况相对于验证目的的程度**:持续跟踪当前进度是否达到既定要求,直至实现全面的功能和代码覆盖度量为止. 此过程可以循环迭代直到所有的需求都被充分证明无误。 #### 工具和技术 为了有效地实施上述步骤,在现代半导体行业中广泛使用的工具和技术有: - **SystemVerilog**: 支持面向对象编程特性的硬件描述语言(HDL), 常用于编写复杂的测试平台脚本. - **UVM(Universal Verification Methodology)**: 提供了一套标准化的方法论框架,帮助工程师构建高效可重用性强的自动化仿真环境. 以下是简单的 UVM 验证组件结构图示例: ```cpp class my_test extends uvm_test; `uvm_component_utils(my_test) virtual function void build_phase(uvm_phase phase); super.build_phase(phase); // 构建其他必要的子部件... endfunction endclass : my_test ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值