任意分数分频器的verilog实现

最新推荐文章于 2023-07-01 22:04:28 发布
VIP文章 最新推荐文章于 2023-07-01 22:04:28 发布
阅读量5.8k 收藏 39
点赞数 6
分类专栏： verilog IC模块设计
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/iamsarah/article/details/88808115
版权

这篇博文是关于分频器最后的讲解了，主要是要实现nume/deno倍的分频。对于nume/deno倍的分频，实质上就是要在nume个输入的时钟周期里，输出deno个脉冲。因此这里需要通过简单的数学运算来保证deno个脉冲的输出。nume,deno，quot和remd满足下面的式子：nume = quot*deno + remd,从这个式子中我们可以得到quot=nume/deno,即nume和deno相除向下取整；remd ==nume%deno，即nume和deno相除得到的余数。这样要实现nume/deno的分频，就需要remd个quot+1的分频和deno-remd个quot分频，这样算下来这个分频的个数为remd + （deno-remd）=deno，也就是需要deno个脉冲，而这deno个脉冲正好是在remd*(quot+1) +(deno-remd)*quot=remd + demo*quot=nume个时钟周期产生的，也就是我们一开始提到的在nume个时钟周期里输出deno个脉冲。以上便是实现任意分数分频的原理，下面利于verilog进行实现。上面的原理可以转化为以下的几个模块：

这里整数分频1实现的是quot+1分频器，整数分频2实现的是quot分频，根据前面两篇博文的介绍，这两个整数分频器实现起来并没有

最低0.47元/天 解锁文章
IamSarah
关注
  • 6
    点赞
  • 踩
  • 39
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog搭建奇偶任意分频器
01-30
支持任意正整数分频，该算法为平均分频，奇偶分频占空比均为50%
Verilog实现偶数、奇数、半整数、分数（小数）分频，画电路图用D触发器实现分频
weixin_43417303的博客
02-18 856
目录 1.偶数分频 2.奇数分频 3.半整数分频 4.分数（小数）分频 参考资料： 通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数（小数）。 1.偶数分频 Verilog：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。 若果采用D触发器画出分频器，单个D触发器的反向输出到输入就构成...
verilog 简单分频程序
xie2012302700054的博客
09-05 2万+
偶数分频 最简单二分频，在输入时钟上升沿翻转即可。 N分频（N为偶数），计数器计数到N/2-1翻转。如进行4分频，count=4/2-1=1时翻转，6分频计数器计到2 翻转。程序如下，经过实测验证，正确。 时序如图：可以看出，从36到42是一个周期，6分频（42-36=6） 奇数分频 如三分频，对计数器进行模三翻转，即计数到1和2进行翻转，可以得到占空比为1/3或2...
Verilog | 分频电路实现
qq_45776815的博客
03-14 1598
简单总结了一些分频电路的知识。分频电路也分为多种，包括偶数分频、奇数分频和小数分频。从实现方式上来讲，可以使用计数器或者是触发器实现。
Verilog实现偶数、奇数、半整数、分数（小数）分频代码及仿真
weixin_42535005的博客
04-13 2971
Verilog实现偶数、奇数、半整数、分数（小数）分频代码及仿真 目录Verilog实现偶数、奇数、半整数、分数（小数）分频代码及仿真前言1.偶数分频2.奇数分频3.半整数分频4.分数（小数）分频5.总结 前言 通常我们说对原时钟进行N分频，即分频后的时钟的一个周期是原时钟周期的N倍。N可以为偶数、奇数、半整数、分数（小数）。 1.偶数分频 Verilog：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。 若果采用D触发器画出分频器，单个D触发器的反向
【Verilog 设计】Verilog 实现偶数、奇数分频和任意小数分频
记录学习历程
07-28 4320
在实际的项目工程中，经常需要不同的时钟频率工作，或者在一些笔试面试中，时钟分频也会被问到，因此这篇文章介绍几种常见的时钟分频的案例偶数分频、奇数分频、任意小数分频。
verilog 语言实现任意分频
热门推荐
MeTech--研发专栏
06-07 5万+
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器。下面以Verilog HDL 语言为基础介绍占空比为50%的分
verilog 分频器设计(奇偶分频、半整数分频、任意分频、任意占空比)
耐心的小黑的博客
09-24 1万+
分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。 早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器。 一、占空比为50%的分频器。 1、偶分频： 偶分频电路指的是分频系数为 2、4、6、8 … 等偶数整数的分频电路，我们可以直接进行分频。例如下面 divider.v 中，
【verilog】 任意小数分频
helloworld573的博客
06-10 1285
请设计一个可以实现任意小数分频的时钟分频器，比如说8.7分频的时钟信号 注意rst为低电平复位信号示意图： 假设输入时钟名为ci，输出时钟名为co 若实现3分频，则每3个ci上升沿，出一个co上升沿。 若实现4分频，则每4个ci上升沿，出一个co上升沿。 若实现8.7分频，则每8.7个ci上升沿，出一个co上升沿。即为：每87个ci上升沿出10个co上升沿 87个ci上升沿可以拆分为63+24个 在前63个ci上升沿里，每9个ci上升沿出1个co上升沿，一共能得到7个co上升沿 在后24个ci上升沿里，每8
verilog实现任意的整数分频器
07-11
此代码是使用verilog实现任意的整数分频，通过更改参数即可实现，包括testbench验证代码功能
用Verilog语言实现任意整数分频器
12-14
分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。 但是对于时钟要求不高的基本设计，通过...
Verilog实现分频器设计（奇偶分频、半整数分频）
08-29
用Verilog实现分频器设计，主要包括偶分频（占空比50%），奇分频（占空比50%），以及半整数分频（比如2.5分频、3.5分频等，占空比不可能为50%，只能接近50%）。 半整数分频采用简单有效的算法，可以实现2.5倍分频...
verilog写的奇偶分频器、半整数分频器和DDS的任意分频器
04-08
verilog写的奇偶分频器、半整数分频器和DDS的任意分频器
Verilog基础之十二、分频器实现
zyp626的博客
07-01 1693
分频器即将高频率的信号转化为更低频率的信号，常用的分频可使用锁相环PLL来实现，也可自己编写RTL代码来实现。根据分频的系数N(假设信号频率为M，分频系数为N，则分频后的信号频率为M/N)分为奇数分频和偶数分频，奇数分频根据占空比可分为50%占空比和非50%占空比。
verilog实现分频器总结
weixin_40634481的博客
02-12 6078
一、偶数分频 偶数分频可以通过计数器或者D触发器级联方式实现，使用计数器进行N倍（偶数）分频时，当计数器计数到（N-1）/2时进行反转一次。 always@(posedge clk or negedge rst_n) if(~rst_n) clk_cnt<=4'd0; else if(clk_cnt==(N/2-1)) clk_cnt<=4'd0; else clk_cnt<=clk_cnt+1'b1; a..
Verilog分频器的设计(6分频和1.5分频)
liaorongxiao的博客
11-12 9745
一.分频器的设计 分频：将一个时钟N分频，则分频等到的时钟频率为原时钟的1/N，而周期为原时钟周期的N倍。 4种分频： 2n 分频：如2、4、8、16分频等； 偶数分频：如6分频，10分频等； 奇数分频：如3分频，7分频等; 小数分频：如1.5分频、3.22分频等。 分频的方法：使用计数器实现。 二、六分频器的设计 偶数分频（2m分频）：使用2m进制计数器实现，而且可使时钟均匀，占空比50%。...
FPGA任意偶数、奇数、小数分频器
a133760的博客
04-10 1018
一、偶数分频器 偶数分频器原理不在介绍，直接给出verilog代码。 module even_div #( parameter DIV = 4, parameter WIDTH = 8 )( input clk, input en, input rst_n, output reg locked, output reg clk_out ); reg [WIDTH-1:0] div_reg = DIV; always@(posedge cl
分频器verilog实现
最新发布
12-15
以下是一个简单的Verilog分频器实现的例子： ```verilog module clk_divider( input clk, input rst_n, output reg clk_out ); parameter N = 2; // 分频系数 reg [log2(N)-1:0] cnt; always @(posedge clk or negedge rst_n) begin if (~rst_n) begin cnt <= 0; clk_out <= 0; end else begin if (cnt == N-1) begin cnt <= 0; clk_out <= ~clk_out; end else begin cnt <= cnt + 1; end end end endmodule ``` 这个分频器可以将输入时钟`clk`分频为`N`分之一，并输出到`clk_out`。其中，`rst_n`是一个异步复位信号，当`rst_n`为低电平时，分频器会将计数器清零并将输出置为低电平。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值