10g subsystem以太网IP上电默认无GTX参考时钟

于 2024-09-14 22:56:09 发布
阅读量61 收藏
点赞数 1
分类专栏： FPGA 万兆网FPGA&rdma 100G 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jingjiankai5228/article/details/142267596
版权

有时硬件方案设计万兆网IP 10G subsystem ip默认无gtx参考时钟，而是通过上电完成后通过配置时钟芯片输出参考时钟，实际测试发现即使配置时钟芯片提供了参考时钟之后，万兆网IP依旧无法正常工作

解决方法：由于QPLL再时钟稳定后没有对common进行复位操作，只需时钟稳定之后给QPLL common一个复位信号即可

FPGA_Linuxer
关注
专栏目录
xilinx 10G Ethernet Subsystem IP 使用
baidu_34971492的博客
01-09 887
此时，只需其中 1 个 IP 核内部的共享资源（MMCM、QUADPLL、GTX 参考时钟等）便可以满足所有 IP 核的需求，即选择将共享资源包含在 IP 核内部。当设计中只包含 1 个此 IP 核时，应当将可共享的逻辑资源和硬件模块包含在 IP 核内部，这样会减少所生成的模块数量，简化设计。将IP 核AXI-Stream 的用户数据接口位宽设为 64bit，此时对应用户接口时钟频率为 156.25MHz。将 GTX 动态重配置端口 DRP 的时钟设为 100MHz， Debug 功能不作使用，如下图。
10G_Ethernet_04 10G Ethernet Subsystem IP 的快速验证(万兆以太网IP的快速验证)
比特电子工作室
12-01 4612
由于该系列文章阅读有顺序性，所以请跳转至该系列文章第一篇从头开始阅读，并按照文章末尾指示按顺序阅读，否则会云里雾里，传送门在此：https://blog.csdn.net/qq_33486907/article/details/110180317《10G_Ethernet_01 万兆以太网设计引言》 目录 1 验证方案 2 验证实验 3 如何验证自研板卡的 10G 以太网的功能 3.1 PCS 环回的作用 3.2 对误码率的测试 对 IP 进行快速验...
万兆网、10G ethernet subsystem IP核
Kevin
10-23 7232
随着FPGA在数据中心加速和Smart NIC在SDN和NFV领域的广泛应用，基于以太网接口的FPGA开发板越来越受到关注。而更高速率的以太网接口技术则是应用的关键，本文将详细介绍基于FPGA的10G以太网接口的原理及调试技术。 10G以太网接口简介 1、10G以太网结构 10G以太网接口分为10G PHY和10G MAC两部分。如下图所示。 本设计中使用了Xilinx公司提供的10G...
Xilinx IP 10 Gigabit Ethernet Subsystem IP接口说明
最新发布
baidu_34971492的博客
10-25 493
正常帧传输的时序如图 3-10 和图 3-11 所示。当客户端想要传输帧时，它会断言s_axis_tx_tvalid并将数据和控件置于同一时钟周期中的s_axis_tx_tdata和s_axis_tx_tkeep。对于传输数据s_axis_tx_tdata，端口在逻辑上分为通道 0 到通道 3（用于 32 位接口）（请参阅表 3-3），或通道 0 到通道 7（用于 64 位接口）（请参阅 表 3-4），s_axis_tx_tkeep字的相应位表示s_axis_tx_tdata上的有效数据。
10g gtx 光纤通信测试_S03-CH05_UDP 万兆光通信
weixin_35715335的博客
01-26 2987
软件版本:VIVADO2017.4操作系统:WIN10硬件平台:MK7160FA5.1概述MK7160FA 开发板的4路SFP+光口均与xc7k160T芯片的GTX 串行收发器连接。使用 FFG676 封装的xc7k160t可以支持高达 12.5Gb/s 的传输速率。因此，在MK7160FA 开发板上可以实现万兆光纤以太网传输。在 MK7160FA 开发板中实现万兆网 UDP 传输的基本逻辑框架如...
ZYNQ使用10G Ethernet Subsystem万兆网光通信
wangjie36的博客
11-19 6277
一，10G Ethernet Subsystem IP原理和硬件定义 uiudp_stack是一个“黑盒子”负责处理 ARP 以及 UDP IP 通信协议，上层协议是用户实际收发的有效数据部分，“10G Ethernet Subsystem IP"核负责处理以太网数据通过GTX高速串行接口传输。 SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块，SFP 信号定义如下图： 二，10G Ethernet Subsystem IP 配置 1，Ethernet Standa...
AD9371、AD9361、ADRV9009驱动开发、调试
热门推荐
jingjiankai5228的博客
10-04 1万+
欢迎使用Markdown编辑器 你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Markdown编辑器, 可以仔细阅读这篇文章，了解一下Markdown的基本语法知识。 新的改变 我们对Markdown编辑器进行了一些功能拓展与语法支持，除了标准的Markdown编辑器功能，我们增加了如下几点新功能，帮助你用它写博客： 全新的界面设计 ，将会带来全新的写作体...
VIVADO 无法找到观测核 WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave ty
jingjiankai5228的博客
05-04 1万+
出现上面的问题一般是由于观测核的时钟没有导致的，具体错误如下图，但是经过确定时钟是有的，没办法只能一点一点的把代码注释发现，小程序又是可以观测到ila观测核的，也就是说基本排除硬件问题 通过一点点的定位发现，造成上面的问题是由于： 本工程我是在其他型号的器件直接升级到其他器件类型，内部有ila核的观测时钟，是自动加上的，但是我实际工程已经没有用到sys_clk，造成一直显示无法观测的问 解决方式：可以直接更改实际用的net名称，或者直接注释掉对应的XDC约束，该问题耽误了一个下午，记录下 ...
[Common 17-55] ‘set_property‘ expects at least one object. Resolution: If [get_＜value＞] was used to
jingjiankai5228的博客
06-05 1万+
vivado2018.4遇到此问题可以直接升级到18.3版本即可
ViVado SDK闪退解决方法
jingjiankai5228的博客
05-04 8526
有时直接关机重新开机打开vivado。再次launch sdk时发现SDK无法打开，出现闪退，出现这种现象可以删除SDK目录下的 文件，然后重新launch，然后import之前的工程即可。 ...
FPGA NVME IP 核 纯逻辑实现NVME协议,读写SSD
jingjiankai5228的博客
12-04 8031
随着存储速度需求越来越大，SATA的读写速度很多场景就有点吃力了，基于PCIE协议的NVME协议慢慢成为主流厂商的首选，FPGA实现NVME协议是比较复杂的，本文主要基于xilinx的方案，前面说了NVME协议主要基于PCIE协议，XILINX本身就有XDMA这种封装比较好的IP，无形中就大大降低了NVME协议的实现，将XDMA配置为ROOT模式，简单点的方式就是通过ZYNQ这类器件直接控制XDMA实现CQ SQ管理，这种方案相对比较简单，但是灵活性相对较差，另外一种方式就是直接通过HDL管理初始化 CQ
[Common 17-69] Command failed: Vivado Synthesis failed
jingjiankai5228的博客
11-14 8010
遇到这种不报具体错误的错误，可以通过查询LOG文件，可能是因为license的原因导致编译失败
VIVADO vhdl verilog 实现矩阵运算
jingjiankai5228的博客
05-05 7782
FPGA开发过程中可能用到矩阵算法运算，这里介绍一个相对比较简单的方式 比如一个32*32的矩阵结构为： 我们可以用两个RAM和一个运算单元及一个输出缓存RAM进行缓存结果： 具体的框架为下入所示： 存放的顺序为： 程序主要就是地址的控制了，我们可以用3个简单的计数器，通过控制好取数的坐标即可： 注意高低位的顺序， 验证：对于这种大位宽的数据运算的设计，最好借用matlab产生测试数据，然...
[Labtools 27-3428] Ila core [hw_ila_2] clock has stopped. Unable to arm ILA core.
jingjiankai5228的博客
10-07 7579
fpga vivado
FPGA AD9653调试记录
jingjiankai5228的博客
07-31 7440
很久没有用过这种低俗的AD了，该AD为采样率最大支持125M，4通道，配置相对比较简单，只要就是如果需要改采样率时需要注意一下，每次配置完采样寄存器 需要通过0XFF寄存器更新一下 AD9653的数据时序关系如下图 我这里选择的模式为. 16-Bit DDR/SDR, Two-Lane, 2× Frame Mode模式，对数据解析就是通过select io进行解析，比例关系为1:8，意味着时钟需要分频为1/4最终的数据。 对于找窗口，个人还是习惯使用DCM动态调相的方式。值得注意的是，这个AD数据中还
关于RJ45插座（HR911130C）硬件连接
jingjiankai5228的博客
03-14 7415
HR911130C的接口图如图所示： 其中pin1,要依据你使用的PHY芯片的规格，是电流模式还是电压模式，来决定你是接电压还是接地。 电压值可以在datasheet中找到，一般常见的是2.5V或1.8V 下图是我一块板子的原理图：其中P1接错，应该接.3.3V ...
Vivado自带ILA数据导出到MATLAB分析
jingjiankai5228的博客
02-15 7142
运用FPGA进行数字信号处理设计过程中，难免需要对FPGA内部数据进行分析，常用在对Ad器件的性能分析中，早期在ISE时，同样可以通过matlab关联chipscope的方式进行数据分析，但是转到Vivado之后不能直接将数据保存为.prn形式，matlab将没有直接可以读取改文件的函数，当然Vivado同样可以添加ISE的观测核，同样可以达到分析数据的目的，这里不做介绍，主要介绍导入Vivado自带的ILA核的方式： 例如我这有原始Ad数据 导出方式为，如果需要全部就全选CTRL+A,否则直接选中关心的
ADI最新基带处理芯片 ADRV9026 FPGA 驱动开发及调试记录分享
jingjiankai5228的博客
08-07 6604
最近要驱动ADRV9026,ADRV9026为9009下一代，支持4收4发，但是高速JESD接口还是4X，同时支持JESD204B及204C协议，相对之前的9009官方会提供一个相对完整的工程，ADRV9026不在提供完整DEMO，增加了移植难度，这里简单的介绍下流程，待补充 硬件图： ...
10g ethernet subsystem ip核
03-16
10G以太网子系统IP核是一种用于高速数据传输的IP核，它可以实现10Gbps的数据传输速度。该IP核可以用于各种应用场景，如数据中心、云计算、高性能计算等。它具有低延迟、高吞吐量、低功耗等优点，可以大大提高系统的性能和效率。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值