XILINX RFSOC 开发记录（二）RF Data Converter IP详解

已于 2022-05-27 22:22:08 修改
阅读量4.3k 收藏 35
点赞数 2
分类专栏： RF SOC 文章标签： tcp/ip 网络协议 网络
于 2022-05-14 09:11:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/jingjiankai5228/article/details/124763811
版权

RF Data Converter IP调用

上篇文章提过，RFSOC的开发主要就是调用一个ip，也即RF Data Converter IP，该IP可以通过VIVADO的GUI直接进行调用
在这里插入图片描述
在这里插入图片描述
对应的手册为：PG269

RF Data Converter IP解析

RF Data Converter IP 输入直接为差分信号，转换结果主要为AXI接口
在这里插入图片描述
到目前为止支持GEN1/2/3,对应的型号分配如下图：
在这里插入图片描述
对于RF ADC 存在两种组合方式，Dual and Quad RF-ADC,不同的发方式，可以得到不一样的采样率，通过交至实现， Quad RF-ADC为Dual的二倍。但是并不影响射频性能
在这里插入图片描述
对应的GUI参数为

在这里插入图片描述
支持实信号输出和IQ信号输出，同时内部寄存NCO模块，可实现ADC DDC 和DAC DUC功能，同时支持抽取滤波器，信号耦合方式可设，GEN3代还支持DSA 数控衰减

其中DDC DUC 变频支持特殊变频关系，例如0, Fs/2, Fs/4, or –Fs/4. 也即Coarse Mixer:对于更精细的DDC 内部集成了对应的NCO模块Fine Mixer:支持任意变频关系，选择哪种变频关系，可以通过GUI界面控制
在这里插入图片描述
GUI只是一个默认的配置，如需要动态修改工作模式，可以通过ARM调用RFdc driver API进行动态修改，除了变频关系可以修改，还有其他的参数也可以通过RFdc driver API进行修改，对于读写的基地址，通过ARM上的总线分配基地址，直接访问外设一样访问即可

对于下变频，可能涉及到采样率的变化，进而可以通过抽取滤波器实现，RF Data Converter IP内部同样集成了抽取滤波器
在这里插入图片描述
8倍抽取本质就是通过3个2倍抽取的滤波器进行级联实现；

此外除了滤波器之外，由于RF Data Converter IP 是采用射频直采的方式，上电过程中有一些校验需要完成，包括OCB，GCB，TSCB等

RF Data Converter IP完成数据采样，最终送到用户使用，是通过AXI总线传输的，采用的具体总线协议是AXI4-Stream protocol

FPGA_Linuxer
关注
  • 2
    点赞
  • 踩
  • 35
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
XILINX RFSoC全面解析（五）—— Zynq UItrascale+ RF Data Converter IP核详解
lightninghenry的博客
12-02 6698
这期我们来看看RFSoC独有的IP核——Zynq UItrascale+ RF Data Converter如何使用。 我使用的VIVADO版本是2018.3，这个是最低版本，要开发RFSoC,VIVADO版本必须不低于2018.3。 另外电脑配置也需要很高，64位，8核@3.4GHz CPU，16GB内存，固态硬盘基本就是低配，跑起来很勉强。建议有条件的朋友使用工作站或者服务器。 首先在VIVADO中新建一个工程，因为我使用的是xilinx官方的开发板，所以可以直接设定选board就行。 在I
XILINX系列FPGA芯片IP核详解
04-13
这本书讲解了基于ISE平台的xilinx官方IP核的运行原理和使用方法，全中文
基于xilinx fpga RFSOC系列的Ultrascale+ RF Data Converter ip详解说明
最新发布
月隐博客
05-24 1053
本文用于讲解RFSOC系列Xilinx IP 的ZYNQ Ultrascale+ RF Data Converter ip的功能，以及使用说明，方便使用者快速上手。 参考手册： 《PG269》 《ds889》 注意： 使用本IP的前提条件：vivado的版本要高于2020.2； 本IP主要是实现RFSOC器件的ADC与DAC功能
RFSoC应用笔记 - RF数据转换器 -02- IP配置指南
Vuko_Coding Zone
08-12 4564
写在前面 承接前文，本文是射频数据转换器IP使用介绍的第二篇，参考PG269的第五章，完成对射频数据转换器（RF Data Converter）IP配置界面的相关参数进行详细的说明，以便于后续开发设计进行查阅。 IP基础配置 Presets （预配置） Vivado IDE IP核心配置界面提供了一种保存和应用预设配置的方法。从预设菜单，几个固定配置是可用的。 4×4: ADC:R2C DAC:C2R : 4个RF-ADC和4个RF-DAC启用。RF-ADC采用real to I/Q模式配置。RF-DA
RF Data Converter IP 个人使用总结---System Clocking设置为10G时，Datapath Mode的设置
weixin_45143788的博客
06-14 702
主要对RF Data Converter IP的部分功能使用进行介绍，介绍内容为System Clocking设置为10G时，Datapath Mode的设置和选择以及NCO中心频率的选择。
XILINX RFSOC ZCU216开发调试记录（一）
jingjiankai5228的博客
03-13 2899
最近想摸一下RFSOC，这里做个调试记录，慢慢添加吧，待更新
RFSoC应用笔记 - RF数据转换器 -01- 概述和IP接口介绍
Vuko_Coding Zone
08-11 7926
写在前面 本文对射频数据转换器进行了简要描述说明，参考了xilinx的PG269的手册第一二三章，用于快速了解RFSoC射频数据转换器的相关特性，接口，以便于后续使用RFSoC射频数据转换器进行开发设计。 简介 RFSoC射频数据转换器IP核提供了一个可配置的封装器，允许RF- DAC和RE-ADC块用于IP集成器设计。 特点 多达16个14位RF - DAC 第1代/第2代:4个12位二倍频RF-ADC，或4个12位四倍频RF-ADC 第3代:2或4个14位二倍频RF-ADC，和/或2或4个14位四倍频
XILINX RFSOC 开发记录（三） 上板调试
jingjiankai5228的博客
05-29 1834
本人使用的开发板为官方的ZCU216，首先获取对一个的资源网站为： https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/246153525/RF+DC+Evaluation+Tool+for+ZCU216+board±+Quick+start 其他的开发板，再该页面上都可以找到对应的链接 ...
Zynq Ultrascale+ RF Data Coverter IP学习1-RF_DAC
weixin_43896874的博客
07-07 1394
xczu28dr-ffvg1517-2共有8个DAC,分布在两个Tile上，图为tile228，另一个tile为229 两个tile各自拥有一个独立的PLL。四个14bit/DAC,四个mixer，Tile中的mixer是用于I/Q混频使用的。 输出为查分的，支持AC/DC耦合，DC耦合输出前摇提前建立共模电压和阻抗匹配。 DAC输出的能力与DAC_AVTT有关，2.5V-20mA 3V-32mA混频器的基本原理来自这个公式。积化和差 cos(a)*cos(b) = 1/2[cos(a+b)-cos(a-
RFSoC应用笔记 - RF数据转换器 -06- RFSoC关键配置之RF-ADC内部解析（四）
Vuko_Coding Zone
09-13 1723
RFSoC中最重要的部分是射频直采ADC和DAC的配置，因此了解内部相关原理结构可以帮助我们更好理解相关功能配置参数含义。本文参考官方手册，主要对RFSoC ADC的可编程逻辑数据接口、多频带操作、以及奈奎斯特区的操作进行介绍。
pg269-rf-data-converter.pdf
03-18
rfsoc ip核手册
【FPGA资料第三弹】Xilinx FPGA应用进阶 通用IP核详解和设计开发
05-11
《Xilinx FPGA应用进阶：通用IP核详解与设计开发》是针对FPGA开发者的一份重要参考资料，旨在深入探讨Xilinx FPGA平台上的通用IP核的使用和开发技术。该资源包含一个PDF电子书，提供了丰富的理论知识和实践经验，...
Xilinx FPGA应用进阶 通用IP核详解和设计开发
03-16
详细介绍了时钟资源、Block RAM、TEMAC、LVDS、DDR3接口等结构及应用。
Xilinx系列FPGA芯片IP核详解
12-15
《Xilinx系列FPGA芯片IP核详解》完整版。550页PDF格式。刘东华。FPGA的IP 核详解书籍。。FIFO使用，
ZCU111（RFSOC）XCZU28DR（记录一）
大侠在线摸鱼
07-06 2317
1、根据手册pg269，发射多载波信号： DAC发射多频段信号（多载波） 按照输出信号的格式: 1、输出信号是IQ，先将两路IQ信号分别进行上变频，占用两个混频器， 然后分别将两路I信号相加，两路Q信号相加，最后将结果通过DA发射。 占用两个DAC核心，其中I路一个核心，Q路一个核心。 2、输出信号是实值，先将两路IQ信号分别进行上变频，占用两个混频器， 然后将得到是实值，进行相加通过DA发射，占用一个DAC核心。 总结：以pair为单位，输出信号是IQ，最多可以发射八频段。最多占用8个DAC核心。 输出信
RFSoC应用笔记 - RF数据转换器 -12- RFSoC关键配置之其他功能（三）
Vuko_Coding Zone
10-20 1916
本文参考官方手册，主要对RFSOC的上电顺序、TDD 模式、比特流重配置等内容进行介绍。
Zynq Ultrascale+ RF Data Coverter IP配置 -PLL
weixin_43896874的博客
07-07 1540
系统时钟配置界面如图，只有在对应的Tile ADC/DAC使能的情况下才允许对Tile的时钟进行配置。 系统中的PLL框图。 需要注意的是输入端的100R ODT应该是基于mos结构实现的。因此在模块没有使能的时候是没有片上匹配的。如果此时有时钟输入的话可能会引起强烈的反射。PG269-page163中指出应该在使能片上的PLL之后再添加时钟，但是在RF_ANAlyzer的教程中又需求先配置板子的时钟再进行位流的下载，这样看来这两个文档是矛盾的。实际上两种方式我都操作过，也都能正常的工作。AXI4总线在模
RF Data Converter IP 仿真演示示例
qq_43416206的博客
11-12 152
ADC 包含demo_tb_rfadc_data_source.sv，其中包含demo_tb_rfadc_tile_source.sv。我觉得这部分内容值得讲一讲，因为只要您能够充分理解测试激励文件，就可以将其作为有效的模板来用于将 RF Data Converter IP 构建到自己的仿真设置中。此测试激励文件可在仿真中提供激励生成和采集，用于 ADC 和 DAC 实践。时钟生成，用于设计中的所有时钟。在此步骤后，它会对 Tile 执行某些设置，然后开始在测试激励文件中开启源端和接收端。
zynq ultrascal + rf data converter
09-13
Zynq Ultrascal是一种基于Xilinx Zynq UltraScale MPSoC架构的系统级芯片。它集成了ARM Cortex-A53多核处理器、可编程逻辑门阵列（FPGA）和其他外设，可以提供高性能和灵活性。RF Data Converter则是指用于将射频（RF）信号转换为数字信号的器件。 Zynq Ultrascal RF Data Converter是指在Zynq Ultrascal中集成的用于RF信号数字化的数据转换器。它可以将来自射频前端接口的模拟信号转换为数字信号，以便进一步处理和分析。 RF信号通常是模拟信号，其频率范围通常在几MHz到几GHz之间。在无线通信、雷达、医学成像等应用中，需要将RF信号转换为数字信号以进行数字信号处理，如滤波、调制解调、频域分析等。此时，RF Data Converter就起到了关键作用。 Zynq Ultrascal集成的RF Data Converter不仅具有高速度和高精度的特点，还支持多通道输入输出和高速采样率。它还可以与FPGA内的其他逻辑单元进行紧密集成，实现更复杂的信号处理和算法加速。 通过Zynq Ultrascal RF Data Converter，我们可以将RF信号有效地转换为数字信号，并利用Zynq Ultrascal的高性能处理能力进行后续分析和处理。这为无线通信、射频信号处理、雷达探测等领域的应用提供了更强大的支持和灵活性。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值