高速 PCB 差分对布线以保持信号完整性

 

正确布线高速数字电路中的差分对对于保持 PCB 中的信号完整性至关重要。查看 PCB 时需要考虑的其他一些事项可能是铁氧体磁珠或去耦电容器。不过今天，让我们讨论一些事情，让您走上正确的道路。遵循这些差分对布线指南，摆脱 EMI 困扰。

我曾经和一个女人相亲，但我并不知道她总是迟到。我准时到达餐厅，等了 20 分钟，才意识到她放了我鸽子。当我正要离开时，我的约会对象来了。如果她晚来 5 分钟，我们就会完全错过对方。当双绞线布线不正确时，高速印刷电路板上也会发生同样的事情。一个信号到达它应该到达的地方，发现它的伙伴不见了，然后就回家了。然而，在 PCB 上，错过约会并不意味着感情受损。这意味着电路的信号完整性很差或根本无法工作。做好高速信号的媒人，并布线，使它们都能准时到达。

这是您的高速信号，但路由不良。

差分布线技巧和窍门

在后来的约会中，我使用了一些技巧来尝试让我的约会对象准时到达。欺骗我的约会对象准时到达的道德问题值得商榷，但欺骗差分对信号准时到达将确保信号完整性。使用这些差分对布线指南可确保您在布线时考虑到时间安排。

走线长度匹配：在布线差分对时， 走线长度匹配应该是首要任务。不要让一个信号一路穿过印刷电路板，而另一个信号只需穿过隔壁。当差分对走线布线长度不匹配时，时序差异将导致破坏性干扰并降低信号完整性。就像我对约会的身高偏好可能与您的不同一样，不同的电路具有不同的信号走线长度不匹配容差。确保您的差分对意见一致，在开始设计之前检查它们的不匹配容差。

并行布线：布线差分对时，尽量保持其走线平行。并行布线差分对有助于消除任何辐射 EMI，并有助于信号走线长度匹配。

电气间隙和爬电距离：就像现任女友和前女友一样，独立的差分对应始终保持尽可能远的距离。当多个差分对布线距离很近时，它们总是会以负面的方式相互作用。保持足够远的距离，将争夺主导地位和 EMI 的现象降至最低。

 

差分对也需要远离易受 EMI 影响的元件。该距离以间隙和爬电距离来衡量。有许多不同的方法可以满足电路的间隙和爬电距离要求。

聪明点，不要像这样布置差分对。

无急转弯：最好将差分对直接布线，完全没有转弯。但是，您的 PCB 布局可能需要转弯。有些女人喜欢圆滑的男人，但差分对总是喜欢平滑的曲线。转弯处的急转弯边缘会比平滑的曲线辐射更多的 EMI。差分对中任何方向的变化都不应偏离超过 45 度。这对于内边缘和外边缘都很重要，因为两者都会辐射 EMI。

过孔：就像不该有很多女朋友一样，使用过多过孔也不是个好主意。过孔的几何形状至少会导致少量信号衰减。如果过孔使用过于频繁，则会严重降低信号完整性，并在差分对中造成破坏性反射。

如果您最终要在印刷电路板上使用过孔，请确保缩短过孔短截线的长度或对短截线进行背钻。过孔短截线将充当开放式传输线，这意味着大量的信号反射。根据短截线的长度，信号甚至可以以 180 度反射回差分对并抵消有用信号。减少短截线负面影响的最佳方法是尽量缩短短截线的长度。可以使用盲孔或埋孔，或对过孔短截线进行背钻来尽量缩短短截线长度。所有这些选项都会增加制造成本，因此如果您的预算紧张，您可以简单地在远处的电路板层上进行过孔连接。在 8 层电路板中，1-7 连接的未使用短截线比 1-2 连接更短。

匹配由通孔引起的任何信号延迟量也很重要。这可以通过在差分对的两个支路中使用相同数量的通孔或在没有通孔的支路中添加一些蛇形布线来实现。没有人喜欢在约会时当第三者，所以要确保一切都匹配均匀。

 

看看这些美丽的平行线。

如何让你的电脑做到这一点

为了优化脑力，让你的计算机做部分工作。你的PCB 设计软件应该能够自动检查其中一些规则，例如电气间隙。更先进的软件还将帮助你进行差分对的实际布线。Altium Designer®可能没有满足你需求的解决方案，但它确实具有帮助用户进行差分对布线的功能。

尽管我们存在时间上的差异，我还是继续和我的相亲对象约会。时间问题仍然存在，但我们的关系仍然保持完整。如果您的 PCB 上的差分对布线存在问题，您的电路板可能就没那么幸运了。请务必遵循上述准则，以保持高速 PCB 设计上的信号完整性。