C++ Gotchas 第6章 内存及资源管理

6 . Memory and Resource Management

6  内存及资源管理

 

C++在内存管理方面提供了极大的弹性,但几乎没有多少C++程序员完全通透其理。C++在这一方面,经由重载(overloading)、名称隐藏(name hiding)、构造(constructors)与析构(destructors)、异常(exceptions)、静态函数(static functions)与虚函数(virtual functions)、运算符函数(operator functions)与非运算符函数(non-operator functions),一起为内存管理提供了非凡的弹性和可定制性。而不幸的是——或许也不可避免的是——事情变得有些复杂了。

 

在本章中,我们来看一看C++的各种语言特征:如何一起用于内存管理;如何时而以令人吃惊的方式相互影响;如何消减其间的相互影响。

 

内存只是程序所管理的许多资源之一,因此我们还要看一看,如何将其它资源绑定到内存,使我们可以利用C++纷繁的内存管理设施来管理其它资源。

 

 

6  内存及资源管理

 

Gotcha #60: Failure to Distinguish Scalar and Array Allocation
Gotcha条款60:没能区分单体内存分配与数组内存分配

 

Gotcha #61: Checking for Allocation Failure
Gotcha条款61:检查内存分配失败的情形

 

Gotcha #62: Replacing Global New and Delete
Gotcha条款62:替换Global New和Global Delete

 

Gotcha #63: Confusing Scope and Activation of Member new and delete
Gotcha条款63:Member New和Member Delete之生存期与活动空间的迷惑

 

Gotcha #64: Throwing String Literals
Gotcha条款64:抛出String Literals

 

Gotcha #65: Improper Exception Mechanics
Gotcha条款65:不够适宜的异常机制

 

Gotcha #66: Abusing Local Addresses
Gotcha条款66:滥用局部地址空间

 

Gotcha #67: Failure to Employ Resource Acquisition Is Initialization
Gotcha条款67:没能秉持“Resource Acquisition Is Initialization(资源获取即初始化)”原则

 

Gotcha #68: Improper Use of auto_ptr
Gotcha条款68:auto_ptr的不当用法

 

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
《Verilog and SystemVerilog Gotchas》是一本关于Verilog和SystemVerilog语言的电子书。它旨在帮助读者避免在编写Verilog和SystemVerilog代码时常见的陷阱和错误。 这本电子书对于那些对Verilog和SystemVerilog语言有一定了解的人来说尤为有用。它研究了许多常见的问题和错误,并提供了简明扼要的解释和示例代码。 《Verilog and SystemVerilog Gotchas》首先介绍了Verilog语言的基础知识,包括模块化设计概念、数据类型、运算符和控制结构等。然后,它讨论了一些常见但容易被忽视的问题,例如在条件语句中的敏感列表、并发语句中的竞争条件和时序不确定性。 接下来,这本电子书转向SystemVerilog语言,介绍了其扩展功能,如对象导向编程、断言和宏定义。它还强调了一些SystemVerilog中常见的问题,如虚拟接口的使用和任务和函数的调用方式。 此外,《Verilog and SystemVerilog Gotchas》也涉及了Simulator和Synthesizer之间的一些差异和注意事项。它帮助读者理解不同的仿真和综合工具之间的差异,并提供了一些建议,以避免由于这些差异而引起的问题。 总的来说,这本电子书是一种很好的资源,能够帮助工程师和学生更好地理解和使用Verilog和SystemVerilog语言。它提供了许多实用的建议和示例,可以帮助读者避免在编写代码时常见的陷阱和错误。无论是初学者还是有经验的用户,都可以从这本书中获益,提高他们在编写Verilog和SystemVerilog代码时的效率和准确性。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

kingofark

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值