7：Bus Speed Modes

最新推荐文章于 2024-11-22 12:24:05 发布
最新推荐文章于 2024-11-22 12:24:05 发布
阅读量838 收藏 6
点赞数
分类专栏： eMMC 文章标签： emmc
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/l471094842/article/details/107521140
版权

1. 前言

eMMC有多种速率模式，主要根据如下几个方面进行划分：

  • single rate or dual rate
  • I/O电压
  • BUS宽度
  • 支持的clock频率范围
  • 最大的传输速率

2. 概览

图 BUS speed的多种模式

3. HS200总线速率模式

图 HS 200 host and device block

 读时host需要校准获取合适的采样点以可靠的接受数据，方法见spec 5.3.5

4. HS400总线速率模式

图 HS 400 host and device block

数据读时，device端会发送data strobe信号，主要用于接收端做数据同步信号使用，data,crc,response必须与data strobe边界对齐，这样host端可以参考data strobe信号，调整数据采样点，就可以保证接收数据的准确性。

 data strobe一般只会用在ddr速率模式。

5.参考文档

 [1] http://www.jedec.org/sites/default/files/docs/JESD84-B51.pdf

AP Services 网络管理
usstmiracle的博客
05-14 607
Bus-Sleep Mode的目的是当没有消息被传送的时候可以减少能量的消耗。网络管理（NM）旨在通过状态管理进行控制，因为部分网络的控制需要通过SM控制的EM的功能组状态与相关应用程序的集合进行协调。通过配置CANNM_WAIT_BUS_SLEEP_TIME参数，可以改变节点在PrepareBus-Sleep Mode停留的时间，在这段时间之后节点将会进入其他状态。这个状态是为了等待总线上的所有节点能够在进入Bus-Sleep Mode之前，有时间停止节点的active状态如清空队列中为发送的报文。
Linux内核4.14版本——mmc core(2)——bus模块
yangguoyu8023的博客
01-19 1281
EMMC框架分析，bus模块
eMMC基础技术7：Bus Speed Modes
weixin_30532759的博客
04-03 426
1. 前言 eMMC有多种速率模式，主要根据如下几个方面进行划分： single rate or dual rate I/O电压 BUS宽度 支持的clock频率范围 最大的传输速率 2. 概览 图 BUS speed的多种模式 3. HS200总线速率模式 图 HS 200 host and device block 读时host需要校准获取合适的采样点以...
【科普贴】SD卡接口协议详解
热门推荐
zangqihu的博客
06-16 1万+
本文主要是描写SD卡相关知识，通过本文，你可以对SD有一个从感性到理性的深刻认识，方便不了解SD卡协议的朋友，能有一个入门的认识。
bus skew
fgupupup的博客
06-18 2076
https://blog.csdn.net/Times_poem/article/details/52023063?utm_source=blogxgwz35 我们可以对异步FIFO的地址采用binary编码，这样并不影响异步FIFO的功能，前提是读写地址同步时能够保持正确。这种情况在功能仿真时完全正确，问题只有到时序仿真时才会遇到。毛刺可以说是异步电路的杀手，一个毛刺被触发器采样后会被放大，然后传播，导致电路功能出错。binary编码的地址总线在跳变时极易产生毛刺，因为binary编码是多位跳变，在实现
Android平台_驱动_SD_软件 概要设计说明书
zhangbijun1230的专栏
03-07 3186
1.引言1.1 编写目的  手机项目中描述SD部分的驱动设计架构、设计方法。为上层应用提供底层的函数接口和功能，方便上层对SD应用的正确调用，作为开发和测试人员制定测试规范的参考文档。主要读者适用于手机项目组驱动开发人员，软件代表，项目经理、测试等相关人员，供其他项目组驱动人员参考。 1.2缩略语缩略语 英文全名 中文解释 SD Secure digital memory card ...
3.10.0-514.10.2.el7.x86_64 Dec 23 18:14:19 site1 kernel: pcieport 0000:80:02.0: PCIe Bus Error:
u010094569的博客
12-23 1911
Dec 23 18:14:19 site1 kernel: pcieport 0000:80:02.0: PCIe Bus Error: severity=Corrected, type=Physical Layer, id=8010(Receiver ID) Dec 23 18:14:19 site1 kernel: pcieport 0000:80:02.0:   device [8086:
实战千问2大模型第二天——Qwen2-VL-7B（多模态）的部署和测试
qq_34717531的博客
09-10 3960
2024年 8 月 30 日，通义千问团队今天对 Qwen-VL（视觉语言、Vision Language）模型进行更新，推出 Qwen2-VL。Qwen2-VL 的一项关键架构改进是实现了与上一代模型 Qwen-VL 不同，，从而确保模型输入与图像固有信息之间的一致性。这种方法更接近地模仿人类的视觉感知，使模型能够处理任何清晰度或大小的图像。
Sigrity SPEED2000 DDR simulation模式如何进行DDR仿真分析操作指导-SODIMM-Read模式
weixin_54787054的博客
11-22 267
Sigrity SPEED2000 DDR simulation模式如何进行DDR仿真分析操作指导-SODIMM-Write模式想写介绍了DDR的write模式仿真和配置，下面介绍DDR Read模式如何配置和仿真，还是以下图为例进行说明。因为DRAM的模型都是完全一样的，所以可以将U0的模型拷贝到其它DRAM颗粒，选中U0，右击选择Copy IBIS to。U2_U2，U3_U3的Addcmd和clk设置的参数和U1_U1完全一样，不再重复。U6_U6，U7_U7配置和U5_U5完全一样，不再重复。
自然语言处理NLP星空智能对话机器人系列：深入理解Transformer自然语言处理 Training a GPT-2 language model Steps 10
段智华的博客
10-12 509
自然语言处理NLP星空智能对话机器人系列：深入理解Transformer自然语言处理 Training a GPT-2 language model Steps 10 目录 Step 10: Creating a training model directoryContext and completion examples星空智能对话机器人系列博客 Step 10: Creating a training model directory 本节将为我们的模型创建一个临时目录，存储我们需要的信息，并将其重命名以
什么是扩展总线速度？
weixin_34221773的博客
08-18 233
（Expansion-Bus Speed），是指CPU与扩展设备之间的数据传输速度。扩展总线就是CPU与外部设备的桥梁。 转载于:https://blog.51cto.com/cl17467629/38775
【AutoSar】网络管理
qq_40555347的博客
11-02 268
AutoSAR NM的主要功能是确保同一域中的所有ECU一起休眠和唤醒。从而使得ECU功耗降到最低。当ECU检测到任何保持清醒源或唤醒源时，它需要被唤醒或保持通信，如果无法检测到保持清醒源，ECU将进入睡眠状态并关闭。
hid在linux上的轮训时间,LINUX下USB1.1设备学习小记(6)_hid与input子系统(1)
weixin_35587674的博客
05-11 413
现在终于开始匹配设备的接口驱动了目标当然是hid,当然在了解驱动初始化过程之前,让我们先看看一下hid协议我对hid协议的理解是建立在鼠标上的,所以如果有理解不当的地方,请务必请大家指出我们先来看鼠标的结构,鼠标有左键,右键,中键,滚轮,X轴和Y轴这6个量其中左键,右键和中键的点击可以用0和1两个数值来表达,呢么就占1bit然后是X轴,Y轴和滚轮,我们假设他们的相对数值变化范围为-127到127,...
FPGA EMMC HS400模式verilog驱动开发
jingjiankai5228的博客
04-18 8338
待更新。。
AutoSar CanNm笔记
m0_56208280的博客
05-08 7254
网络管理的目的是使车辆网络中的 ECU 节点有序的睡眠和唤醒。 在没有通信需求的时候睡眠，在需要通信的时候唤醒， 可以节约汽车电池的电量。
vivado XDC优先级
cckkppll的博客
01-01 1013
vivado XDC优先级
USB协议总结 [转]
Keivin
09-13 5886
一 枚举过程： ◆ 用户将一个USB设备插入USB端口，主机为端口供电，设备此时处于上电状态。 ◆主机检测设备。 ◆集线器使用中断通道将事件报告给主机。 ◆主机发送Get_Port_Status（读端口状态）请求，以获取更多的设备信息。 ◆集线器检测设备是低速运行还是高速运行，并将此信息送给主机，这是对Get_Port_Status请求的响应。 ◆主机发送Set_Port_Featur
SD+SDIO卡总线速度模式
zuoanyouzhuan_的博客
07-19 2410
sdio
IBIS Model
最新发布
02-12
### IBIS Model for High-Speed Circuit Design and Simulation In the context of high-speed circuit design, particularly within tools like Sigrity SPEED2000, utilizing an IBIS (Input/Output Buffer Information Specification) model is crucial for accurate simulations. An IBIS model describes the electrical characteristics of input/output buffers used in integrated circuits without revealing proprietary information about internal designs. When performing signal integrity analysis or power-ground noise simulation using modes such as **Power Ground Noise Simulation**, one can incorporate three different types of IBIS models to simulate various aspects of buffer behavior under transient conditions[^1]. These models allow designers to predict how signals will behave on a PCB layout before physical prototypes are built. For applications involving parallel bus architectures, similar principles apply when selecting appropriate transmission line parameters during DDR3 T-topology analyses where specific configurations might be required depending upon whether single-ended or differential signaling schemes are employed[^2]. To conduct general signal integrity studies related specifically to DDR interfaces, users may switch into the **General SI Simulation Mode** by clicking `Mode-General SI simulation`. This mode supports detailed investigations including eye diagram generation which helps assess link quality over time intervals relevant to data rates involved in modern memory systems[^3]. Additionally, there exists specialized functionality aimed at evaluating performance metrics associated with high-speed differential pairs through what's known as **SRC-SI Metrics Check Level 3** operations; this includes advanced checks that ensure compliance with industry standards while optimizing overall system reliability[^4]. #### Example Code Snippet Demonstrating Basic Usage Pattern Below demonstrates a simplified Python script illustrating interaction between components modeled via IBIS files: ```python from ibis_model import IbisModel def analyze_signal_integrity(ibis_file_path): """Analyze signal integrity based on provided IBIS file.""" # Load IBIS model from specified path device_under_test = IbisModel.load_from_file(ibis_file_path) # Perform necessary pre-processing steps here... results = device_under_test.simulate() return results if __name__ == "__main__": result = analyze_signal_integrity('path/to/my_ibis_file.ibs') print(f"Simulation Results:\n{result}") ``` --related questions-- 1. What factors should be considered when choosing between different versions of IBIS models? 2. How does incorporating multiple IBIS models impact simulation accuracy compared to using just one comprehensive model? 3. Can you provide examples of common issues encountered due to improper selection or configuration of IBIS models in high-speed designs? 4. In practice, how often do engineers need to update their existing library of IBIS models to stay current with new technologies?
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

简单同学

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值