串行数据异步动态相位采样处理iodelay-iserdes应用+CDR数据恢复方案

已于 2022-03-10 08:55:23 修改
阅读量3.5k 收藏 43
点赞数 2
分类专栏： FPGA 文章标签： fpga开发
于 2020-11-19 15:26:24 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leixj025/article/details/109810241
版权

目录

一、用iserdes的LVDS视频接口

二、LVDS 4倍异步过采样 ISERDES2

三、8倍过采样-CDR数据恢复(Select IO 替代 RocketIO) 典型应用SD-SDI

四、4倍过采样-CDR数据恢复

一、用iserdes的LVDS视频接口

《Zynq高速串行CMOS接口设计与实现》 作者：hello,panda

Zynq高速串行CMOS接口设计与实现_haoxingheng的专栏-CSDN博客_cmos接口

详细设计参见上文，此处仅对其中的动态相位采样过程进行仿真。

idelay元件的延时值要延时1clk才会更新输出结果,taps=0时仍有默认的0.6ns延时，iodelayctrl元件用200M时钟时1taps=78ps。

以向上溢出为例详细分析：

起始master延时25taps,slave延时11taps。slave从差分转正负单端的负端输出后取反再进行采样。

master延时跳0准备工作：把slave的延时调为同主的29（此时判定从溢出，需判采样相同），并用从的数据输出。主跳0后，采样发生移位，相邻两个字节要移位。

二、LVDS 4倍异步过采样 ISERDES2

《LVDS 4x Asynchronous Oversampling Using 7 Series FPGAs and Zynq-7000 AP SoCs》

https://china.xilinx.com/support/documentation/application_notes/xapp523-lvds-4x-asynchronous-oversampling.pdf

三、8倍过采样-CDR数据恢复(Select IO 替代 RocketIO) 典型应用SD-SDI

《Efficient 8X Oversampling Asynchronous Serial Data Recovery Using IDELAY》

https://china.xilinx.com/support/documentation/application_notes/xapp861.pdf

四、4倍过采样-CDR数据恢复

xapp224-DataRecovery-★_xapp224-互联网文档类资源-CSDN下载

SFI-4接口的数据处理
11-17
SFI-4接口的数据处理分为I/O接口处理和用户FIFO两大功能，其中关键的部分是I/O接口处理，它把高速的数据在FPGA内部利用了Virtex-5器件内部的ISERDES、OSERDES和IODELAY资源进行了串并转换和DPA(动态相位对齐)。...
03-高速串行接口中时钟恢复CDR技术
最新发布
鹰飞天下
09-20 1585
时钟数据恢复技术在串行通信系统中，为了保证数据的准确性，我们需要在接收端电路中设计一个时钟数据恢复电路，以便能够将时钟信号恢复到与原始时钟信号完全一致的状态，从而为后续的数字模块提供支持。通过高速传输信道的信号会发生抖动，如何将在各种非理想因素的干扰下的抖动信号进行还原，并且提取出相匹配的时钟信号需要要解决的关键问题。如图所示CDR电路包括时钟恢复(Clock Recovery，CR)电路和数据恢...
SerDes interface参考设计_CDR设计（5）
cy413026的博客
02-27 6023
CDR一直是比较热门的研究方向，现在比较主流的方法有接收端输入数据和本地时钟的关系将其进行分类。常见的 CDR 拓扑结构可以分为如下的三大类：（1）采用反馈相位跟踪结构。如 PLL，DLL（Delay Locked Loop，延迟锁相环），PI（Phase Interpolator，相位插值器）和 IL（Injection Locked，注入锁定）结构的 CDR。（2）无反馈的基于过采样（Oversampling）结构的 CDR。（3）采用相位同步但没有相位跟踪环路的 CDR，如基于门控振荡器[（Gated
基于FPGA的LVDS过采样数据恢复设计
湖之中
06-03 4525
过采样同步数据恢复
基于FPGA的CDR时钟恢复设计
weixin_51116586的博客
10-03 4453
本文采用同频多相采样的方法实现了四倍上采样的时钟恢复电路，是后续进行serdes设计的基础模块。
时钟恢复(CDR:Clock and Data Recovery)和PLL/DLL
热门推荐
cy413026的博客
02-27 1万+
CDR的主要有两大作用，第一是为接收器端各电路提供时钟信号；第二是对接收到的信号进行判决，便于数据信号的恢复与后续处理。CDR在各种高速PHY RX的应用：比如高速phy(MIPI CPHY/ethernet phy)的RX端，这种情况下由于物理层信道中没有直接传输clk信号，所以需要从接收数据中恢复时钟频率和相位。CDR在光信号上的应用。
SPI-4接口的数据处理
11-17
其中最关键的部分是I/O接口处理，它把高速数据在FPGA内部利用Virtex-5器件内部ISERDES、OSERDES和IODELAY资源进行了串并转换和DPA(动态相位对齐)。 　图1 Xilinx SPL-4解决方案框图 　(1)Sink Core I/0接口设计 ...
Xilinx 原语大全（使用 IDELAY 实现高效 8 倍过采样异步串行 数据恢复）
07-04
本文所述技术使用 Virtex-4 和 Virtex-5 器件中各 IOB 内置的 IDELAY 资源来实现用于异步串行比特流的高效高性能 8 倍过采样器。当用多个 DCM 生成时钟相位时，这种技术可以提供比多时钟相位法更高的采样精度。因为 IDELAY 资源可以为各比特流提供更多采样点，所以只需一个 DCM 和两个全局时钟即可提供对以同样比特率运行的任意数量的异步比特流进行 8 倍采样所需的所有时钟。
基于FPGA的异步LVDS过采样的研究和实现
08-28
针对LVDS接口，研究并实现了一种基于FPGA的LVDS过采样技术，重点对LVDS过采样技术中系统组成、ISERDESE2、时钟采样、数据恢复单元、时钟同步状态机等关键技术进行了描述，并基于Xilinx FPGA进行了验证，传输速率达到了1.25Gbps。文章的研究为基于FPGA实现系统之间的高速互连具有一定的工程参考价值。
异步LVDS收发器，CDR FPGA 异步lvds收发器
FXeCfOxXW的博客
10-20 469
在前端电路中，需要使用足够高的电压差来保证数据传输的可靠性。而在反馈电路中，需要使用CDR来进行时钟数据恢复，以确保数据的时序性和准确性。异步LVDS收发器是一种用来传输数据的技术，它允许高速的、超长距离的数据传输。最后，需要进行实验验证。特别是当需要进行长距离数据传输时，需要进行更加严格的测试，以确保数据传输的正确性和稳定性。总之，异步LVDS收发器是一种高速数据传输技术，在FPGA中的应用将可以极大地提高数据传输效率和可靠性。在设计和使用过程中，需要注意以上几个方面，以确保数据传输的准确性和稳定性。
我的组会内容分享（部分）CDR+CTLE+DFE
他从晨雾中走来
12-10 7679
在串行IO系统中，时钟分配是一个非常重要的问题。最早的时候，发送端和接收端使用一个共同的时钟，都可以实现有效传输，但是数据速率到达100MHZ以后，效果就非常差。这时候出现两种主流的时钟分配方案。一种是转发时钟，一种是嵌入式时钟。左图是转发时钟的串行接口系统的一个示意图，它将发送端的时钟通过一个转发时钟通道转发给接收端。由于转发时钟被通道衰减，因此在接收端需要良好的时钟接收放大器，并且由于存在时钟偏斜，而时钟偏斜会限制前向时钟I/O性能 ，因此需要去偏斜电路以允许更大的数据速率。但是还有一些缺点，比如说驱动
FPGA的线路恢复时钟解析
aaa23d1的博客
10-12 2161
对FPGA的恢复时钟进行概述，并解析恢复时钟是怎么来的。
ISERDESE3和OSERDESE3的仿真分析
YDY5659150的专栏
05-26 5852
1，这是xilinx的器件内部的解串和串行的元件，首先看官方文档的描述： 2，在8bit模式下面，猜想模型的信号输出情况，看一下到底是符合解串，于是例化iserdes3模块，并且自行使用逻辑模拟，如下： 其中rx_clk的频率是clkdiv的频率4倍，刚好匹配8个bit位宽，可以知道每个字节的输出都是在clkdiv的上升沿之后，数据解串的低位在前高位在后，对比发现和xilinx自身的数据一致，仿真的结果如下： 3，接下来猜测4bit位宽情况，clkdiv的频率应当是rx_clk的四分之
NRZ码位同步原理及FPGA实现--CDR
独木舟216的博客
07-31 4050
在 现 代 通 信 系 统 中 ，位 时 钟 同 步 技 术 即 在 通信码元中提取时钟信息，是精准判断通信数据的基础。例如在光通信发送端和接收端之间，时钟不会单独传送，只能从信号中提取（恢复），如果时钟有偏差，就会直接导致误码率的增大。在接收端进行位同步处理，对时钟纠偏，恢复同步 时钟；据此作为最佳采样脉冲，对接收信号进行提取操作，能够准确地恢复原始发送数据。同步 性能的好坏直接影响通信系统的性能。出现同步误差或失去同步，就会导致通信系统性能下降或 通信中断。 ...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值