modelsim仿真MCB DDR3 IP核时的报错

最新推荐文章于 2024-07-01 09:37:17 发布
最新推荐文章于 2024-07-01 09:37:17 发布
阅读量3.8k 收藏 3
点赞数 3
分类专栏： FPGA基础知识
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lg2lh/article/details/51176015
版权

问题描述：

ddr3_model_parameters_c3.vh这个文件总是编译不过去，有错误。

错误提示： Error: (vlog-2902) ddr2_model_parameters_c3.vh(214): A `define was found on the same line as a SystemVerilog `ifdef, `ifndef, `elsif, or `else.


可以在命令行中添加如下命令，忽略次错误！

-suppress 2902

例如，注意-suppress 2902的添加位置，其次参考ISE生成参考例程中sim.do文件的编写

vlog   +incdir+. +define+x2Gb +define+sg15E +define+x16 -suppress 2902  ddr3_model_c1.v


原因是Modelsim 10.1c以后的版本才引入2902这个error，，之前的版本这个只是个警告，Xilinx官方的解释解释把这个error这个错误忽略掉。利用-suppress 2902。注意如果你当前是Modelsim 10.1c以后版本，则一定要添加-suppress 2902，之前的就不要添加了。。。

七水_SevenFormer
关注
专栏目录
解决Modelsim仿真DDR IP core时报vlog-2902错误
GEEK的博客
08-09 1607
在使用Modelsim 10.1C以上版本进行DDR IP core仿真时会报如下错误：     Error: (vlog-2902) ddr2_model_parameters_c3.vh(214): A `define was found on the same line as a SystemVerilog `ifdef, `ifndef, `elsif, or `else     之前
Modelsim实现对Vivado中的MIG ddr3的仿真
dimples_Song的博客
11-16 2964
原文地址：https://www.cnblogs.com/sepeng/p/6525366.html Vivado中的MIG已经集成了modelsim仿真环境，是不是所有IP 都有这个福利呢，不知道哦，没空去验证。 　　第一步：使用vivado中的MIG IP生成一堆东西 ，这个过程自己百度。或者是ug586有step by step 的，so easy。 生成...
MIG IP example中的模型文件 -- ddr3_model.sv、 ddr3_model_parameters.vh、WIREDLY.V
最新发布
weixin_41230430的博客
07-01 415
在使用MIG IP核进行设计时，理解这些文件的作用可以帮助您更好地设置仿真环境，进行更准确的功能验证和性能评估。如果您在使用这些文件进行具体仿真时遇到任何问题，或需要更详细的说明，请随时询问。关于Xilinx Vivado中MIG (Memory Interface Generator) IP核自带example中的几个关键文件。
关于xilinx中ddr3仿真出现tRFC maximum violation during No Op问题记录
Yuxin_Yu的博客
05-31 1143
文章目录1.问题描述2.解决方案 1.问题描述  在日常的FPGA开发中，ddr常用于对大量数据的存储，在对ddr的仿真过程中，常采用的是官方提供的ddr3_model.sv模块，简单方便。前段时间采用其进行仿真时，出现了app_rdy在进行短暂的读取数据后，一直置低，并且信息窗口报错如下  因为这个问题卡了我好多天，一直得不到解决，后面直接放下，转而去解决其他问题了，近来项目整合，不得不解决问题。于是乎到处问，最后得到一位南理工的同行指点，才算是解决了问题，特此记录在此，给后人排坑。 2.解决方案  给
modelsim error (suppressible): (vsim-SDF-3250)、(vsim-SDF-3445)
qq_44404407的博客
01-28 3022
使用do脚本的时候报错，说找不到instance 的文件。 先放上能用的do脚本： 要点
Verilog语法之条件编译指令`ifdef， `ifndef，`else， `elsif， `endif
热门推荐
孤独的单刀
12-11 2万+
Verilog语法之条件编译`ifdef， `ifndef，`else， `elsif， `endif
使用Modelsim仿真DDR3的example出错
行舟人的博客
04-02 1555
仿真DDR3的example出错，Error:can‘t read "env(XILINX)":no such variable
使用Modelsim独立仿真Altera IP核
07-06
本文将详细介绍如何使用 Modelsim 独立仿真 Altera IP 核，避免了在 Quartus 中调用 Modelsim 时重复编译库的缺点，并且可以直接在 Modelsim 中进行操作，不再依赖于 Quartus。 1. 软件环境 使用的软件环境为 Win7...
Altera DDR3 IP核验证工程
10-14
通过使用工具如ModelSim或Quartus II的仿真功能，开发者可以检查Nios II处理器的控制逻辑和DDR3 IP核的数据流动是否正确，确保程序在FPGA板上能正常运行。 总的来说，"Altera DDR3 IP核验证工程"涉及到的领域广泛，...
如何仿真IP核(建立modelsim仿真库完整解析
01-06
笔者认为，仿真是 Modelsim，但是 Modelsim 不是仿真，严格来讲 Modelsim 只是仿真所需的工具而已，又或者说 Modelsim 只是学习仿真的一部小插曲而已。除此 之外，笔者也认为仿真可以是验证语言，但是验证语言却不是...
modelsim 独立仿真vivado fifo IP核
李须弥的博客
02-23 5332
1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的
如何用modelsim仿真包含quartus IP核的工程
m0_47537449的博客
06-14 1770
如何用modelsim仿真包含quartus IP核的工程
modelsim仿真问题
Somnus_z的博客
08-24 2700
仿真出现以下问题 Error (suppressible): (vsim-SDF-3250) dpram_8_1200mv_85c_vhd_slow.sdo(0): Failed to find INSTANCE ‘/NA’. Error (suppressible): (vsim-SDF-3894) : Errors occured in reading and resolving instances from compiled SDF file(s). Error (suppressible): (vs
modelsim仿真平台的搭建教程-非常详细
mkelehk的专栏
11-12 2万+
转自：http://www.51hei.com/bbs/dpj-39977-1.html --------------《modelsim仿真平台的搭建——理论篇》-------------------------- 一、简介 通常情况下，每当用硬件描述语言（HDL）设计完逻辑电路之后，我们接着要做的一件非常重要的事情就是对逻辑电路的功能进行仿真。那用什么软件对其进行仿
减少modelsim仿真warning数量
技术，折腾，进步
04-17 2338
在用 modelsim仿真时Warning太多，自己打印出来的仿真结果都没办看了，而且这些warning是可以忽略，网上查了查，这么解决： solution 1 - editing MODELSIM initialisation file ---------- go to Modelsim installation, then you should find "modelsim.ini" un
#systemverilog# 关键字之 `define macros 学习笔记（详细篇）
那么菜的博客
01-26 1565
本转载文章，基本涵盖了宏使用的方方面面，感谢大佬的分享
modelsim 仿真ddr3 xilinx
09-19
ModelSim是一种广泛使用的硬件描述语言（HDL）仿真和验证工具，常用于验证数字电路设计的正确性。而DDR3是一种高速的双数据率（Double Data Rate）随机存取存储器（SDRAM），用作计算机和其他电子设备中的主存储器。Xilinx是一家知名的可编程逻辑器件（FPGA）供应商，提供了许多用于设计和实现数字电路的工具和设备。因此，我们可以使用ModelSim来仿真DDR3的设计和集成到Xilinx FPGA中。 首先，我们需要在ModelSim中创建一个新的仿真环境。在这个环境中，我们将加载DDR3的设计文件，该文件包含了DDR3的电路和操作逻辑。然后，我们可以设置仿真时钟，并为DDR3配置适当的输入和输出信号。 接下来，我们需要编写一个测试程序，用于模拟DDR3的工作情况。测试程序可以生成各种读写操作，在不同的时钟周期下模拟DDR3的读取和写入操作。我们可以模拟周期性的读写请求，并根据DDR3的规范和要求来验证正确性。仿真的结果可以通过观察信号波形和电路的正确反应来评估。 通过使用ModelSim进行DDR3仿真，我们可以验证DDR3设计在不同的时钟频率、数据传输速率和读写延迟等方面的性能和正确性。我们可以通过观察波形和分析仿真结果来检查DDR3是否能够按照预期的方式工作。如果有任何问题或错误，我们可以通过调整设计参数和逻辑，以及修改测试程序来进行调试和验证。 总结而言，ModelSim是一种强大的工具，可以帮助我们仿真和验证DDR3在Xilinx FPGA中的设计。通过验证DDR3设计的正确性和性能，我们可以确保其在实际应用中的可靠性和稳定性。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值