verilog仿真

1、基于分层的事件序列

2、

仿真开始，所有initial开始工作；所有always被触发一次，并且开始监听。

如果两个进程对同一个信号都进行了赋值，那么在仿真时：

l  如果该信号为wire，多赋值时会出现X（multi-source）。

l  如果该信号为reg，多进程的赋值，会出现这两个进程依次起作用的现象，也即race（竞争）。其结果为仿真器执行的最后一个进程给该信号带来的结果。不同的仿真器给出的结果可能不同。

但是在综合时，这两种情况都是不被允许的。