ultrascale kintex）FPGA--问题总结2021-05-21

ultrascale kintex FPGA--问题总结(型号：XCKU040-FFVA1156-2-I）单通道采集

1.pcie和ddr4初始设计正常可以通过。添加其他模块，特别是aximm要传输至ddr的模块出现问题

包括：ddr 出现DQS  CAL FAIL；pcie无法正常读写数据，但是bar和bypass可以正常工作

解决办法：

1.目前没啥好办法，通过增量编译，每次少添加模块，添加完编译后测试，通过再添加下一个模块。

2，通过Partial Reconfiguration 部分重配置也是一条思路，有待测试。

参考：https://blog.csdn.net/baidu_25816669/article/details/99307584

 

2.并行lvds源同步采集数据始终有几个位不对

解决办法：通过改变时钟相位来解决

也可参考：https://forums.xilinx.com/t5/Other-FPGA-Architecture/LVDS-DDR-input-constrains/m-p/694350/highlight/true#M16385

https://forums.xilinx.com/t5/Timing-Analysis/Source-synchronous-interface-static-phase-alignment-with-MMCM/m-p/1199453#M20616