ISE错误总结

map编译失败

1、"ERROR:Place:864 - Incompatible IOB’s are locked to the same bank"

网友解决方法：地址链接
（1）于是去查引脚配置，发现

也就是说，在bank=15的这组IO里面，我既选了LVAMOS18，又选了33*，而它俩分别是不同的电平，具体各自是多少我不知道，反正，同一个bank组的IO只能用同一个电平，所以这里我把CMOS18改成33*，就消除了这个error。
（2）在qingdaofashu程序里，并没有报错，搜索了很多解决方法都不行，所幸，找到个解决方法，在下面这个网址里写的：
所述网址，里面提到，“这种错配是由将diff_Term=true设置为锁定在银行的IOS引起的。”

于是，我就去我的顶层文件里，把与差分时钟相关的原语查看方法原语部分翻出来，发现我是这样写着的：
　　　　
于是，我把DIFF_TERM里的TRUE改成了FALSE，然后error就解决了。

我的解决方法：
由于FPGA分为了多个bank块，每个块的供电电压是不确定的，有的是1.8V，有的是3.3V，所以需要确定你约束的管脚锁在区域（bank）处在哪个电平值下。
一开始使用的是1.8V的区域，所以管脚约束时，设的电平为LVCMOS18.但是更换引脚后发现map一直编译出错。经过一番查找后发现电平设置错误，修改为LVCMOS33就可以通过了！

在编译有FIFO 核的时候出现如下错误：
ERROR:NgdBuild:604 - logical block ‘fifo_wr_rd_ctl_inst/data_fifo_inst’ with
type ‘data_fifo’ could not be resolved. A pin name misspelling can cause
this, a missing edif or ngc file, case mismatch between the block name and
the edif or ngc file name, or the misspelling of a type name. Symbol
‘data_fifo’ is not supported in target ‘spartan6’.

大概的意思是丢失了edif或者ngc文件，导致 mismatch the misspelling of a type name，拼接错误，经过查找错误，做如下操作，即可修正：
原来是添加的是fifo.v文件到ise工程，需要把fifo.v文件从ISE中移除，再添加fifo.xco文件工程 ，重新编译没有报错了，哈哈
或者是fifo的位数和设置的寄存器变量位数不对

1683号错误

ISE MAP报错： Unsupported programming for BSCAN block and JTAG_CHAIN attribute value 1

具体报错信息如下：

PhysDesignRules:1683 - Unsupported programming for BSCAN block and JTAG_CHAIN attribute value 1. The BSCAN
component disp_emif_for_feed_data/icon_2/U0/U_ICON/I_YES_BSCAN.U_BS/I_V6.ISYN.I_USE_SOFTBSCAN_EQ0.U_BS has placement
which requires the JTAG_CHAIN attribute to be set to the value 2. The JTAG_CHAIN attribute must be changed or the
programming for the BSCAN block must be moved to a location corresponding to the JTAG_CHAIN attribute setting.
ERROR:Pack:1642 - Errors in physical DRC.

解决方法：

参考http://china.xilinx.com/support/answers/36901.htm以及http://www.xilinx.com/support/answers/42858.htm，猜测可能是使用多个ICON核导致的。报错工程中确实使用了2个ICON核，将其中一个ICON核的BSCAN属性改为USER2，问题解决

Mix of blocking and non-blocking assignments to variable <clk_250> is not a recommended coding practice.

是reg类型的“变量”

在使用时应该使用符号“<=”而不是 “=”

如：

reg clk_250;

always @(*)

  clk_250 = 1'b1;

这里应该使用 <=，即 clk_250 <= 1’b1;