ep240--leding

module leding(clk,q,clk6m,outen,t1us);
	input clk;
	input outen;
	output t1us;
	output q;
	output clk6m;
	reg t1us;
	reg q;
	reg[23:0] counter;
	reg clk6m;
	always@(posedge clk )
		begin
			counter<=counter+1'b1;
			q<=counter[23];
			if(outen==1'b1)
				begin
					
					clk6m<=counter[2];
					t1us<=counter[4];
				end
			else
				begin
					clk6m<=1'b0;
					t1us<=1'b0;
				end
		end
endmodule

在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值