内存规格的解释(Unbuffered DIMM，Registered DIMM和SODIMM)

常见的[内存]模组有三种：Unbuffered DIMM，Registered DIMM和SODIMM。

首先解释DIMM的含义，DIMM指Dual Inlined Memory Module，即双列直插式[内存]模组。

Unbuffered DIMM：指没有经过缓冲，定位在桌面市场，是市面上最常见的[内存]模组。

早期的SDR[内存]模组，有Buffered类型的，现在已经很少见了。Buffered[内存]模组和后面提到的Registered[内存]模组并不是同一个东西，Buffered[内存]模组是将地址和控制信号等经过缓冲器，没有做任何时序调整（缓冲器延迟是有的）；而Registered[内存]模组则对地址和控制信号等进行寄存，在下一个时钟到来时再触发输出。

Registered DIMM：其地址和控制信号经过寄存，时钟经过PLL锁相，定位在工作站和服务器市场

Registered[内存]模组，相对于Unbuffered[内存]模组，优点是无论是模组级还是主板级，都更易于实现更高的容量，稳定性也有所加强，但对于单个的读写访问，会滞后一个时钟周期。

SODIMM：Small Outline DIMM，定位于笔记本市常

SODIMM是相对于DIMM而言的，前面提到的Unbufferd DIMM和Registered DIMM都隶属于DIMM，[内存]模组的长度等，包括金手指的信号分布在内都是一样的。而SODIMM可以理解为小一号的[内存]模组。

Registered DIMM的时序：
Registered DIMM和其他[内存]条相比增加了两种关键的器件，PLL和register。


PLL：Phase Locked Loop，锁相环，在模组中起到调节时序，增加时钟驱动力的作用。

一般而言，无论是SDR还是DDR或DDR2的PLL，其输入输出管脚及其工作原理都是相似的。应用在[内存]模组上的PLL一般都有一个时钟输入，一个 Feedback反馈输入，数个时钟输出及一个Feedback反馈输出。PLL的两个输入间为零延迟，也就是，FBin和CKin之间的相位差为零；而所有输出包括FBout之间也是零相位差。

Registered DIMM的PLL控制时序原理，是通过调节FBin和SDRAM的时钟相位差为零，使PLL的时钟输入端和SDRAM的时钟输入端的相位差为零。

而Register 芯片的时钟输入相位，在Raw card的设计中一般也会设置为与SDRAM的时钟输入同相位。当然，这两个时钟间的延迟是可以由设计者根据实际情况做控制优化，以保证正常的地址和控制信号的采样。至于为何如此，涉及到总线时序方面的内容，这部分留待以后由Ming讲解。

Register：

Registered DIMM的Register芯片，其实可以当做多个D触发器的并联，在时钟翻转的时候将触发器的D输入端信号（即地址和控制信号）触发输出，可以增大地址和控制信号的驱动力以及调节优化时序关系。

Register 芯片的时钟信号由PLL提供，与SDRAM时钟输入的相位延迟可通过调节从PLL到Register的走线长度和输入电容调节，以保证地址和控制信号在 Register芯片触发输出后能在适当的时候到达SDRAM的输入管脚，确保正常的地址和控制信号的采样。