存储器电路设计学习记录之 同步SRAM存储器电路设计ch1:总体架构&工作状态转换&读写时序

这堆文章就着一堆SRAM的研究生论文和一本书《CMOS SRAM Circuit Design and Parametric Testin Nano-Scaled Technologies》来完成这个小项目,不深究SRAM,只掌握存储器外围电路的设计技能,在cadence上基于28nm FDSOI工艺进行仿真设计,会尝试一点版图和后仿,先学会前仿再说。
参考以下SRAM硕士文章进行复现:
在这里插入图片描述

总体结构

静态随机存储器有同步(Synchronous)与异步(Asynchronous)之分,异步存储器采用内部事件产生的时钟信号来指挥整个电路的工作 ,电路的功耗较小,但时序难以控制,且读写速度较慢。而同步存储器则采用统一的外部时钟信号来协调电路的工作,因此速度较快。
接下来以整个电路的设计流程为线索对设计的各个环节作详细的介绍。

在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

状态描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

工作时序

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

  • 2
    点赞
  • 45
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值