这堆文章就着一堆SRAM的研究生论文和一本书《CMOS SRAM Circuit Design and Parametric Testin Nano-Scaled Technologies》来完成这个小项目,不深究SRAM,只掌握存储器外围电路的设计技能,在cadence上基于28nm FDSOI工艺进行仿真设计,会尝试一点版图和后仿,先学会前仿再说。
参考以下SRAM硕士文章进行复现:
总体结构
静态随机存储器有同步(Synchronous)与异步(Asynchronous)之分,异步存储器采用内部事件产生的时钟信号来指挥整个电路的工作 ,电路的功耗较小,但时序难以控制,且读写速度较慢。而同步存储器则采用统一的外部时钟信号来协调电路的工作,因此速度较快。
接下来以整个电路的设计流程为线索对设计的各个环节作详细的介绍。
状态描述
工作时序