【原创】奇数分频器

最新推荐文章于 2023-11-01 06:00:56 发布
最新推荐文章于 2023-11-01 06:00:56 发布
阅读量476 收藏 4
点赞数
分类专栏： verilog SystemVerilog 文章标签： 开发语言
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46345246/article/details/119395612
版权
本文介绍了如何设计占空比为50%的奇数分频器，以三分频为例。通过分析原理，提出三种方法：时钟相或、时钟相与和时钟异或，利用上升沿和下降沿计数，结合逻辑操作产生最终的分频时钟。详细源代码展示了实现过程。
摘要由CSDN通过智能技术生成

【设计要求】

实现占空比为50%的奇数分频器(示例以三分频为例).

【原理分析】

在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,但是对于时钟要求不高的逻辑,特别是在仿真过程中,使用硬件描述语言实现分频还是较为方便快捷的,同时通过硬件描述语言实现的时钟分频器对于巩固和加深对于硬件描述语言理解不无裨益.常用的分频器有偶数分频和奇数分频,因为偶数分频相较奇数分频实现较为方便,此处路过不进行赘述.而奇数分频又有占空比(占空比是指在一个脉冲循环内,高电平持续时间在所在整个周期中占据的比例)为50%和不为50%的情况,为了加深理解,本文仅以占空比为50%的奇数分频为例进行说明.

占空比为50%的奇数分频器:当需要进行(2N+1)分频时,偶数分频所使用的的方法已经不适用了,这是因为2N+1的一半是N+0.5,单独对一个时钟计数是得不到0.5个时钟,因为一个计数器只能在时钟的上升沿或者下降沿被采样,所以一个周期之内只能计数一次,无法得到0.5个计数.但是需要注意的是在一个时钟周期内时钟上升沿和下降沿之间刚好相差0.5个时钟周期.那么结合上升沿和下降沿相差的0.5个时钟周期,就可以得到设计奇数分频器的思路:采用两个完全一样的时钟,其中一个计数器通过上升沿计数,一个计数器通过下降沿计数,然后利用两个计数器的计数值结合偶数分频的方法分别得到两个中间时钟(两个中间时钟的相差为原时钟周期的奇数倍),因为要

最低0.47元/天 解锁文章
硅芯思见
关注
专栏目录
奇数分频器的实现
Crazzy_M的博客
05-26 8064
奇数分频 文章目录1、奇数分频介绍2、通过时钟 相或 实现奇数分频3、通过时钟 相与 实现奇数分频4、通过时钟 相异或 实现奇数分频5、测试代码 1、奇数分频介绍   奇数分频（2N+1），以三分频（N=1）为例，三分频即分频后的时钟半周期（周期）是原时钟半周期（周期）的3倍宽度。   偶数分频我们只需要借助原时钟的上升沿或者下降沿进行计数分频，但是要实现奇数分频我们就要同时利用原时钟的上升沿和下降沿。可以通过原时钟的上升沿和下降沿计数产生clk1和clk2，再通过clk1和clk2的关系实现奇数分频。
RTL基本知识：奇数分频器
weixin_30336061的博客
06-07 723
【设计要求】 实现占空比为50%的奇数分频器(示例以三分频为例). 【原理分析】 在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一,虽然很多厂家都提供特定的电路模块对时钟进行分频、倍频以及特定相移等,但是对于时钟要求不高的逻辑,特别是在仿真过程中,使用硬件描述语言实现分频还是较为方便快捷的,同时通过硬件描述语言实现的时钟分频器对于巩固和加深对于硬件描述语言理解不无裨益...
Verilog -- 奇数分频器
darknessdarkness的博客
04-03 913
Verilog – 奇数分频器 偶数分频的原理就是计数到N/2-1后对分频输出取反。而如果分频数N为基数，则需要： clk_out1 在clk 上升沿计数到 (N-1)/2-1后取反， 计数到N-1以后再取反 clk_out2 在clk 下降沿计数到 (N-1)/2-1后取反， 计数到N-1以后再取反 clk_out 取clk_out1 和 clk_out2的或。 代码： module clk_d...
奇数分频器verilog
qq_36026488的博客
07-29 3668
在数字电路设计中，分频器的设计是一个基本知识点，对于偶数分频器的设计来说比较简单，在此不再赘述，那么对于奇数分频器以及小数分频器的该怎么去处理呢，本篇博文主要来谈谈奇数分频器的设计。奇数分频器的实现可以分为两大类： 占空比非50%的奇数分频器的实现 占空比为50%的奇数分频器的实现 对于占空比非50% 的奇数分频器的实现也是非常简单，对于3分频，可实现占空比为1/3或者2/3，对于7分频而言其占空比可实现1/7,4/7,2/7，其他奇数分频可得到类似的结果。这样的奇数分频器的实现很简单，让计数器达到.
FPGA奇数分频器
江东风又起
08-12 1105
verilog奇数分频
奇数次分频器
12-09
module count(out,clk,clr);parameter N=5;output out; input clk,clr;reg out1,out2;reg [N/2:0] count1,count2;always @(posedge clk or posedge clr ) if(clr) begin count1=0; out1=0; end else begin count1 = ...
三分频的奇数分频器设计程序+报告
12-24
本项目聚焦于一个特定的数字电路设计——三分频的奇数分频器，它是频率处理中的一个重要组件。 三分频器，顾名思义，是将输入信号的频率降低到三分之一的装置。在数字系统中，分频器通常用于时钟生成或频率合成。...
jishufenpin_verilog奇数分频器_
10-02
总之，通过Verilog实现的奇数分频器能够有效地将输入时钟信号进行奇数比例的分频，并保持输出时钟的占空比为50%，这对于许多数字系统设计来说是至关重要的。在设计过程中，我们需要关注逻辑的正确性、效率和时序约束...
奇数分频器：三分频+50%占空比
08-08
奇数分频器，尤其是三分频器，是数字信号处理中的一个重要概念，特别是在FPGA（Field-Programmable Gate Array）设计中。FPGA是一种可编程逻辑器件，它允许开发者根据需求自由配置逻辑资源，实现各种复杂的数字系统...
verilog奇数分频器
12-19
内含verilog语言编写的奇数分频器，本人认为代码比较简练，容易移植
奇数分频电路
11-29
奇数分频电路 （5分频 占空比50%） 分频器可分为“功率分频器”和“电子分频器”两类。 1. 功率分频器：无电源电路，位于功率放大电路之后，设置在音箱内。其连接简单，使用方便，但消耗功率，出现音频谷点，产生交叉失真。 2. 电子分频器：有电源，位于功率放大器之前，因电流较小故可以用较小功率的电子有源滤波器实现，调整较容易，减少功率损耗，遗迹扬声器单元之间的干扰似的信号损失较小，音质好。但此方式每路都要有独立的功率放大器，成本高，电路复杂，运用于专业扩声系统。
任意奇数分频电路（verilog 实现）
06-01
给出了一种奇数分频电路设计方法，采用verilog HDL描述。修改代码中参数可以进行任意奇数分频，包含了设计文档和源代码。
数字IC手撕代码-分频器（任意奇数分频）
qq_57502075的博客
09-27 3017
分频就是生成一个新时钟，该新时钟的频率是原有时钟频率的整数分之一倍，新周期是原有周期的整数倍。再简单来说，让你手撕一个四分频电路，就是写代码生成一个周期是原来四倍的时钟，如果手撕一个三分频电路，就是写代码生成一个周期是原来三倍的时钟。如上图所示，就是一个四分频电路的波形，四分频后，新的clk_out的频率是原来的1/4，也即周期是原来的4倍，从图中可以看到，clk每过4个周期，clk_out过1个周期。
数字IC笔面基础，动不动就手撕——奇偶分频器（分频器简介和Verilog实现）
HFUT90S的博客
11-08 2641
分频器，是将输入信号的频率进行缩小。实际上，在数学IC笔面中常考的分频器设计，就是采用计数器，对输入时钟合理生成中间信号，最后通过逻辑操作输出。本质上，这里考的还是计数器相关的知识点，同时会涉及到时钟相关的基本概念。（1）在实际的项目中，除非是对时钟没有特殊要求，这时候才能使用分频的方法；（2）一般会优先使用PLL、MMCM等成熟IP，得到精确、质量高的时钟信号。（1）偶数分频，始终产生占空比50%。（2）奇数分频，分为占空比50%和非50%。（相较于偶数分频，奇数分频是常考的知识点）
奇数分频器电路设计
m0_48681771的博客
03-22 964
奇数分频，指的是分频后的频率和分频前的的频率比例是奇数，比如100Mhz时钟，进行三分频后就是33.333Mhz。
奇数分频
LovingDuo的博客
03-24 724
实现一个上升沿触发的占空比不为50%的n分频信号 在实现一个下降沿触发的占空比不为50%的n分频信号 将两路信号相与 module clkn(clr,clk,clkout); input clr; input clk; output clkout; reg rise_clkn; reg down_clkn; reg [3:0] rCount; reg [3:0] d
FPGA分频器设计（偶数分频、奇数分频）
热门推荐
孤独的单刀
01-13 3万+
前言 将笔者之前在学习FPGA上遇到的一些有意义的内容整理成文，分享给大家，共同探讨，共同进步。 1、分频器？ 在数字系统的设计中经常会碰到需要使用多个时钟的情况。时钟信号的产生通常具有两种方法，一种是使用PLL（Phase Locked Loop，锁相环），可生成倍频、分频信号；另一种则是使用硬件描述语言构建一个分频电路。 分频器的设计通常分为以下三类：奇数分频器、偶数分频器及小数分频器。本文接下来将分别对奇数分频器及偶数分频器的设计仿真进行说明。 2.偶数分频器 2.1、说明 偶数分.
[FPGA 学习记录] 分频器---奇分频
最新发布
cedtek的博客
11-01 694
当我们的复位信号无效时，就是复位信号为高电平无效时，我们的计数器并没有计数到最大值，没有计数到最大值就是 0、1、2、3 的时候，让它进行自加一。那么在上一章节当中，我们对分频器的相关理论知识做了一个系统性的讲解，那么重点讲解了我们的偶数分频，并且通过实验工程使用分频和降频两种方法，设计并实现了将系统时钟进行六分频的偶数分频电路，而且通过了上板验证。那么输入信号和输出信号与我们六分频是一样的，那么输入信号只有时钟信号和我们的复位信号，那么输出信号是连接到我们开发板的扩展 I/O 口，方便我们的测量。
奇数分频器verilog实现原理
05-10
奇数分频器是一种电路设计，可以将输入时钟信号的频率降低为一半。在Verilog中，奇数分频器可以通过使用计数器和逻辑门来实现。以下是一种实现方法： 首先定义一个计数器变量count，用于计数时钟信号的上升沿数。然后，使用逻辑门将计数器的输出与输入时钟信号相连，并将输出信号与计数器的清零信号相连。当计数器的值为奇数时，逻辑门的输出将会变为高电平，从而实现对输入时钟信号的分频。 以下是奇数分频器的Verilog代码实现： ``` module odd_divider ( input clk, output reg out ); reg [7:0] count; always @(posedge clk) begin // 计数器加1 count <= count + 1; // 当计数器为奇数时，输出高电平 if (count % 2 == 1) begin out <= 1; end else begin out <= 0; end end endmodule ``` 在这个实现中，计数器使用8位寄存器，每次时钟上升沿时加1。当计数器的值为奇数时，输出信号为高电平，否则为低电平。这样，输出信号的频率就是输入时钟信号的一半。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硅芯思见

你的鼓励是我创作的最大源泉

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值