本章重点:中断响应次序和中断处理次序的实现,总线控制方式,通道流量计算。
本章难点:绘制中断处理过程的示意图,通道的流量设计,绘制通道响应和处理各设备请求的时空图。
第一节 存储系统的基本要求和并行主存系统
存储系统的基本要求
大容量、高速度、低价格
- (1)存储器的容量SM = W×l×m ,其中,W为存储体的字长,l为存储体的字数,m为并行工作的存储体数。
- (2)速度可以用访问时间TA、存储周期TM和带宽BM描述;
- 对于单体的存储器 BM = W/TM,m个存储体的最大带宽BM = W×m /TM
- (3)可用总价格C和每位价格c来表示, c = C/SM;
注:单一工艺的存储器无法同时满足容量、速度和价格的要求。
为了弥补CPU与存储器在速度上的差异,一条途径是在组成上引入并行和重叠技术,构成并行主存系统,但单靠这一种方式效果是有限。
二、并行主存系统
一个字长为W位的单体主存,一次可访问一个存储器字,要提高主存带宽Bm,在同样的器件条件下,设法提高存储器的字长W。
- 单体多字存储器:Bm=W×4/TM
- 多体单字交叉存储器:
把以上能并行读出多个CPU字的单体多字和多体单字、多体多字的交叉访问主存系统统称为并行主存系统。
设P(k)表示申请序列长度为k的概率,k的平均值用B表示,它实际上就是每个主存周期所能访问到的平均字数,正比于主存实际带宽。
第二节 中断系统
CPU终止正在执行的程序,转去处理随机提出的请求,待处理完后,再回到原先被打断的程序继