12_RAL

最新推荐文章于 2023-08-03 17:29:20 发布
最新推荐文章于 2023-08-03 17:29:20 发布
阅读量360 收藏 7
点赞数 1
分类专栏： #B站来源的学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_49726093/article/details/115800841
版权

文章目录

主要内容

在这里插入图片描述

验证需要包含寄存器与存储器

在这里插入图片描述

  • 如何在某一情况下，scoreboard查看DUT中某些寄存器的状态或者存储器的值？
    在scoreboard和virtual sequence中插入触发事件，在某种情况下启动virtual sequence中的寄存器读写sequence，将结果发送给scoreboard。

寄存器抽象层

在这里插入图片描述

  • 是一套数据结构
  • 实例化在env，作为平台组件的一部分
    -== scoreboard使用寄存器模型提供的API对寄存器和存储器访问；==
  • 寄存器模型自动对DUT进行读写
  • 寄存器模型和sequencer是通过adapter进行连接的
    frontdoor：寄存器模型通过产生事务并借助于agent来访问DUT当中的存储器，消耗仿真时间
    backdoor：通过DUT的设计层次路径来直接进行访问

寄存器抽象层的工作原理

在这里插入图片描述

  • 前门实际过程复杂，使用时只需要一条语句就可实现。
  • 后门比较简单
    在这里插入图片描述

寄存器模型的构成

  • 寄存器
    一位或者多位具有相同功能的bit称之为field
    在这里插入图片描述
  • 转换器
    第一个方法：由寄存器模型产生的uvm_reg_bus_op类型的对象转换为自定义类型的事务对象；然后自动发往sequencer
    第二个方法：与第一个作用相反，
    在这里插入图片描述
    通过map实现寄存器模型、转换器、sequencer模型连接起来。

如何将寄存器模型嵌入测试平台

在这里插入图片描述

  1. 为DUT创建寄存器模型；
    在这里插入图片描述
  • 分别建立三个寄存器模型

    在这里插入图片描述
    在这里插入图片描述
  • 封装三个寄存器模型
    configure函数（所在的寄存器块，所在的寄存器页，指定寄存器的HDL路径）
    create_map（map名字，寄存器块基地址，系统总线位宽单位字节，存储的大小端模式）
    add_reg（要添加的reg名字，reg偏移地址，读写属性）
    在这里插入图片描述
    地址映射为以后的后门操作提供了信息
    在这里插入图片描述

  1. 为创建实现前门操作的转换器；
    两个函数 reg2bus和bus2reg
    在这里插入图片描述

  2. 在测试平台实例化寄存器模型和转换器；
    在这里插入图片描述

  3. 将转换器、sequencer与寄存器模型的map建立关联；
    connect phase 中
    在这里插入图片描述

  4. 在需要进行寄存器读写的地方使用API访问寄存器。
    在这里插入图片描述
    在这里插入图片描述

  5. 运行测试。

寄存器模型的基本数据结构

在这里插入图片描述

uvm_reg_field

  • value
    具有rand属性的变量，用户可以直接进行访问，目的是用于随机。在存储器模型随机化之后，将该值赋给期望值；
  • m_mirrored
    镜像值：专门用于最大可能的与DUT寄存器当前值保持相同的变量；
    这个变量为本地变量，用户无法直接访问，但可以通过UVM RAL提供的API进行访问；
    == 镜像值不一定与DUT相应的寄存器值相同==
    如果DUT通过正常的方式内部修改了寄存器或寄存器中的某个域，那么镜像值就会过时。
    存储器没有域也没有镜像值
  • m_desired
    期望值：存储着用户期望该寄存器的值的变量；
    这个变量是本地变量，用户无法直接访问，但可以通过UVM RAL提供的API进行访问。
    期望值需要用户指定：在仿真的某一时刻，用户期望DUT中某个寄存器为某一值时，可以通过调用该寄存器的set方法设置期望值，在调用update方法，该方法会检测期望值与镜像值是否一致，如果不一致，那么会把期望值写入DUT中，并且更新镜像值为期望值。

寄存器的访问模式

在这里插入图片描述

寄存器模型API

  1. read&write
    均支持前门后门方法
    在这里插入图片描述
    在这里插入图片描述
  • status：成功返回ok
  • value：操作值
  • path：指定操作模式是前门还是后门
  • map：寄存器所在map的指针，一般不进行指定，为null
  • parent：指定item所在sequence的句柄，一般情况下如果在某一sequence中调用该函数，指定该参数为this
  • prior：操作的优先级
  • 其他三个参数极少使用，默认即可

  1. peek&poke
    peek几乎相当于read的后门操作，poke几乎相当于write的后门模式
    区别：peek/poke不会模拟寄存器的行为，而write/read则会。
    表现在wc/wo等读写属性上
    在这里插入图片描述

  2. randomize & updata & mirror
    在这里插入图片描述
    在这里插入图片描述
    在这里插入图片描述

在这里插入图片描述

RAL的另一种结构

predictor自动捕获monitor中与寄存器相关的事务
在这里插入图片描述
代码实现
reg_adapter_m与reg_predictor相关
在这里插入图片描述

内建的寄存器测试sequences

  • 基于寄存器模型的自动测试的sequences库；
  • 这些sequences可以对DUT中的寄存器和存储器进行基本的测试
  • 自动测试主要是针对基本功能的测试，包括检查寄存器的复位值是否成功、读写数据路径是否正常工作（转换/检查每一位/前门和后门访问模式/存储器活动）
    在这里插入图片描述

内建了coverage

三种方法为RAL添加coverage属性
在这里插入图片描述
在这里插入图片描述

ICCJJ
关注
专栏目录
【IC萌新虚拟项目】寄存器文档整理与ral_model生成
moon9999的博客
07-22 433
完成utils组件的搭建之后，距离组织整体的验证环境还差啥呢？观察一下可以发现还需要：ral_model和RM，那么这一章我们来完成ral_model的组织。，本章所涉及的代码均已上传gitee/ral目录。
UVM寄存器模型RAL——寄存器域uvm_reg_field配置方法configure()的参数说明
weixin_42294124的博客
05-29 4753
代码如下： class ctrl_reg extends uvm_reg; `uvm_object_utils(ctrl_reg) uvm_reg_field reserved; rand uvm_reg_field pkt_len; rand uvm_reg_field prio_level; rand uvm_reg_field chnl_en; ... virtual function void build(); //所在寄存器、fi.
[UVM RAL]
weixin_49977631的博客
06-14 901
uvm ral
UVM实战笔记（七）
weixin_44590534的博客
01-28 2462
寄存器模型
UVM知识点总结-寄存器模型
juvenilexhq的博客
04-05 1万+
UVM中的寄存器模型 寄存器模型的优势：在没有寄存器模型之前，只能启动 sequence 通过前门（FRONTDOOR）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后，scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。有了寄存器模型后，可以在任何耗费时间的phase中使用寄存器模型以前门访问或后门（BACKDOOR）访问的方式来读取寄存器的值，同时还能在某些不耗费时间的
【UVM】ral_model 详解
分享记录一下工作中遇到的相关知识
08-03 1279
Layer对于硬件有了解的读者，都知道寄存器是模块之间互相交谈的窗口。一方面可以通过读出寄存器的状态，获取硬件当前的状况，另外一方面也可以通过配置寄存器，使得寄存器工作在一定的模式下。而在验证的过程中，寄存器的验证也排在了验证清单的前列，因为只有首先保证寄存器的功能正确，才会使得硬件与硬件之间的交谈是“语义一致”，否则如果寄存器配置的结果与寄存器配置内容不同，那么硬件无法工作在想要的模式下，同时寄存器也可能无法正确反映硬件的状态。寄存器的硬件实现是通过触发器，每一个bit位的触发器都对应着寄存器的功能描述。
寄存器模型常用方法
Arist.
08-14 2578
文章目录1. 寄存器模型常规方法1.0 期望值、镜像值、实际值区别1.1 预测1.2 uvm_reg访问方法1.3 mem与reg的联系与差别1.4 利用内建sequences实现对寄存器的测试2 寄存器模型的应用场景2.1 概述2.2 寄存器检测2.3 覆盖率收集2.3.1 自动收集模式2.3.2 手动收集 1. 寄存器模型常规方法 1.0 期望值、镜像值、实际值区别 寄存器模型中每一个寄存器都有两个值：镜像值、期望值。 首先RAL、DUT中的寄存器都会复位，此时值相同。 mirror value是
UVM——RAL模型基础之一（相关层次、设计流程）
Mr.翟的博客
05-02 1万+
文章目录一、RAL设计流程二、RAL模型层次相关类三、RAL模型设计实现3.1.利用RAL generator（ralgen）将寄存器描述性文档生成UVM寄存器模型3.1.1.创建寄存器模型类（ralgen自动生成）3.1.2.将寄存器放入register block容器中，并加入到对应的Address Map3.2.创建RAL适配器（adapter）3.3.验证环境中实例化RAL模型并建立连接3...
RAL国际色卡-各色配比
最新发布
04-02
RGB值为173, 122, 079，CIELAB值为+58,00, +12,18, +31,74，显示出较低的亮度和偏棕色调。 3. **RAL 1013 牡蛎白**：这种接近白色的柔和色调非常受欢迎。RGB值为255, 245, 227，CIELAB值为+88,00, +00,17, +10,00...
RAL色板明细
05-13
12. **RAL1014 Elfenbein**：象牙白。 13. **RAL1015 Hellelfenbein**：亮象牙白。 14. **RAL1016 Schwefelgelb**：硫磺黄。 15. **RAL1017 Safrangelb**：藏红花黄。 16. **RAL1018 Zinkgelb**：锌黄。 17. **RAL...
RAL色号对照图表.pdf
05-18
12. **RAL1012**：CMYK色彩值为10, 10, 90, 0。这表明其青色和品红色含量均为10%，黄色含量为90%，不含黑色成分。根据这些数值可以推测，RAL1012代表一种偏橙色的亮色调。 13. **RAL1013**：CMYK色彩值为0, 5, 20,...
UVM--对寄存器建模的方法 RAL
liuxiaogang_的博客
11-26 2291
说明 验证需要包含对寄存器和存储器的验证，寄存器用来描述芯片配置信息和状态信息 自己实现 可通过启动读写寄存器的sequence来完成 sequence产生的寄存器事务传递给driver,driver来写入寄存器的值或者读取寄存器的值，monitor再从接口上获取信息，判断是哪个寄存器和它的值，这是一种简单的检测寄存器的方法，但是在其他组件中难以启动或者查看某些寄存器的值，在某种情况下 scoreboard想查看寄存器中某个的状态，则不知道什么时候去触发这个，只能通过事务状态来启动sequence
UVM学习笔记--寄存器模型 Register Model
热门推荐
wonder_coole的博客
06-13 3万+
1.寄存器模型( Register model )简介 UVM的寄存器模型是一组高级抽象的类，用来对DUT中具有地址映射的寄存器和存储器进行建模。它非常贴切的反映DUT中寄存器的各种特性，可以产生激励作用于DUT并进行寄存器功能检查。通过UVM的寄存器模型，可以简单高效的实现对DUT的寄存器进行前门或后门操作。它本身也提供了一些寄存器测试的sequence，方便用户直接使用。 UVM的寄存器模型...
[UVM] ral model 中的write和read
lbt_dvshare的博客
09-07 7554
在使用ral model时，会用到write 和read 操作，今天就讲一下~~ 首先讲一下task write & read： virtual task write (output uvm_status_e status, input uvm_reg_data_t value, i...
寄存器模型（RAL，Register Abstraction Layer）——UVM
weixin_42705678的博客
02-02 3860
component与component直接可以使用port进行通信，component与object之间是不可以使用port，需要使用event， wait_ptrigger和wait_trigger的区别是 一、register model 重新有前门后门访问， 后门访问是可以直接层次引用，使得访问寄存器中比较简单。 二、register model的使用 三、 前门使用adapter转换，嫁给你trans转换 REG2BUS： ...
UVM实战 卷I学习笔记10——UVM中的寄存器模型（4）
weixin_41979380的博客
11-25 1682
目录复杂的寄存器模型*层次化的寄存器模型*reg_file的作用*多个域的寄存器*多个地址的寄存器*加入存储器 复杂的寄存器模型 *层次化的寄存器模型 前面寄存器模型是一个最小、最简单的寄存器模型。在整个实现过程中，只是将一个寄存器加入了uvm_reg_block中，并在最后的base_test中实例化此reg_block。这个例子之所以这么做是因为只有一个寄存器。在现实应用中一般会将uvm_reg_block再加入一个uvm_reg_block中，然后在base_test中实例化后者。从逻辑关系上看，
（四）UVM_RAL 寄存器模型之 mirror 和 update 操作
那么菜的博客
03-27 6537
一、 UVM_PREDICT_DIRECT功能与mirror操作 UVM提供mirror操作，用于读取DUT中寄存器的值并将它们更新到寄存器模型中。它的函数原型为： task uvm_reg::mirror(output uvm_status_e status, input uvm_check_e check = UVM_NO_CHECK, input uvm_path_e path =.
寄存器（RAL）模型中的mirror实现读操作
liuwei848的博客
12-15 3257
在寄存器读操作中，除了了使用read方法，peek方法，还可以使用mirror方法，mirror方法最大的好处可以进行check，也就是说如果read的值value与RAL中的现有的镜像值不一致的话，可以报出相应的信息。 task uvm_reg::mirror(output uvm_status_e status, input uvm_ch...
寄存器模型（1）
柒年
08-07 1万+
寄存器 以下寄存器描述： 硬件中的各个功能模块可以由处理器来配置功能以及访问状态，而与处理器的对话即是通过寄存器的读写来实现的。 寄存器的硬件实现是通过触发器，而每一个比特位的触发器都对应着寄存器的功能描述（function specification）。 一个寄存器一般由32个比特位构成，将单个寄存器拆分之后，又可以分为多个域(field)，不同的域往往代表着某一项独立的功能。 单个的域可能有多个比特位构成，也可能由单一比特位构成，这取决于该域的功能模式可配置的数量。 而不同的域，对于外部的读写而言，又
uvm中debug_ral_model
05-30
在 UVM 中，RAL (Register Abstraction Layer) 是一种用于访问硬件寄存器的抽象层。它提供了一种与寄存器交互的标准方法，以便在不同的模块中重复使用。 而 debug_ral_model 则是一种用于在调试时查看和修改 RAL 模型中寄存器值的方法。它可以在 UVM RAL 模型中实现，以便在仿真运行过程中通过调用一些特殊的函数来读取或修改寄存器的值。 通常，在 UVM RAL 模型中，可以使用以下方法来调用 debug_ral_model： - 在测试用例中使用 uvm_reg::mirror() 函数来读取寄存器的值。 - 使用 uvm_reg::poke() 和 uvm_reg::peek() 函数来读取或修改寄存器的值。 - 使用 uvm_reg::do_print() 函数来打印寄存器的值。 这些方法都是针对 debug_ral_model 的实现，可以方便地在仿真过程中进行调试。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值