port | 端口;港口 |
hierarchy | 层级 |
remainder | 余数 |
integer | 整数 |
numeric,digital | 数字的 |
field | 领域 |
heterogeneous | 各种各样的 |
cell array | 元胞数组;单元数组 |
attribute; property; | 属性 |
plot | 绘制v;情节n |
specification | 规格 |
axis | 轴 |
handle | 手柄 |
histogram | 直方图 |
directory | 目录 |
recursive | 递归的 |
global | 全局的;全球的 |
config | 配置 |
fetch | v。n。拿来 |
synchronous | adj.同步的; |
asynchronous | 异步的 |
PS: 处理系统 (Processing System) :就是与FPGA无关的ARM的SOC的部分。 PL: 可编程逻辑 (Progarmmable Logic): 就是FPGA部分 | |
Verilog MATLAB英文
于 2023-06-03 15:13:00 首次发布