【verilog】浅复习状态机（FSM）

最新推荐文章于 2023-05-11 10:31:43 发布
最新推荐文章于 2023-05-11 10:31:43 发布
阅读量445 收藏 2
点赞数
分类专栏： verilog 摸鱼 文章标签： fpga verilog fsm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_51403396/article/details/122602379
版权

状态机代码写法

一段式

在一段状态机中，使用时序逻辑既描述状态的转移又描述输入输出。

二段式

分两段状态机，在第一段状态机中描述状态的转移，在第二段中描述输入输出。

三段式

分三段。第一段中采用时序逻辑描述状态的转移，第二段中采用组合逻辑，判断转移条件，描述转移规律，第三段状态机中描述状态输出，可使用组合逻辑或者时序逻辑。

案例一（简单可乐机）

在这里插入图片描述

代码以及输出

//cola.v
module cola(
//输入信号 时钟信号 复位信号 投币
input wire clk,
input wire rst_n,
input wire money,

//输出信号
output reg cola
);
//定义状态参数 使用独热码编码
parameter IDLE = 3'b000;
parameter ONE = 3'b010;
parameter TWO = 3'b100;
//独热码 每个状态下编码只有一位是高电平 其他都是低电平 几个状态用几位编码
reg[2:0] state;
always @(posedge clk or negedge rst_n)
if(rst_n == 1'b0)//rst==1 复位信号有效
state <= IDLE;
else case(state)
	IDLE:if(money == 1'b1)
	state <= ONE;
	else
	state <= IDLE;
	ONE: if(money == 1'b1)
	state <= TWO;
	else
	state <= ONE;
	TWO:if(money == 1'b1)
	state <= IDLE;
	else
	state <= TWO;
	default:state <= IDLE;
endcase

always @ (posedge clk or negedge rst_n)//begin
if(rst_n == 1'b0)
cola <= 1'b0;
else if((state == TWO)&&(money == 1'b1))
cola <= 1'b1;
else
cola <= 1'b0;
//end
endmodule

//cola_tb.v
`timescale 1ns/1ns
module cola_tb();
reg clk;
reg rst_n;
reg money;
wire cola;
//初始化系统时钟，全局复位
initial begin
	clk = 1'b1;
	rst_n <= 1'b0;//复位有效
	#20
	rst_n <= 1'b1;//复位无效
end
//clk模拟时钟系统 每10ns电平翻转一次 周期为20ns 频率为 50mhz
always #10 clk = ~clk;
//产生输入随机数 模拟投币一元的情况
always @ (posedge clk or negedge rst_n)
if(rst_n == 1'b0)
money <= 1'b0;
else
money <= {$random}%2;//取模求余数 产生随机数 0、1
wire[2:0] state = cola0.state;
initial 
begin
	$timeformat(-9,0,"ns",6);
	$monitor("@time %t: money=%b state=%b cola=%b",$time,money,state,cola);
end
//开始实例化
cola cola0(
.clk(clk),
.rst_n(rst_n),
.money(money),
.cola(cola)
);
endmodule
/*run
# @time    0ns: money=0 state=000 cola=0
# @time   40ns: money=1 state=000 cola=0
# @time   60ns: money=1 state=010 cola=0
# @time   80ns: money=1 state=100 cola=0
run
# @time  100ns: money=1 state=000 cola=1
# @time  120ns: money=1 state=010 cola=0
# @time  140ns: money=1 state=100 cola=0
# @time  160ns: money=0 state=000 cola=1
# @time  180ns: money=1 state=000 cola=0
run
# @time  200ns: money=1 state=010 cola=0
# @time  220ns: money=0 state=100 cola=0
# @time  240ns: money=1 state=100 cola=0
# @time  260ns: money=1 state=000 cola=1
# @time  280ns: money=0 state=010 cola=0
add wave  \
sim:/cola_tb/clk \
sim:/cola_tb/rst_n \
sim:/cola_tb/money \
sim:/cola_tb/cola \
sim:/cola_tb/state
run
# @time  300ns: money=1 state=010 cola=0
# @time  320ns: money=0 state=100 cola=0
# @time  340ns: money=1 state=100 cola=0
# @time  360ns: money=0 state=000 cola=1
# @time  380ns: money=1 state=000 cola=0
run
# @time  400ns: money=1 state=010 cola=0
# @time  420ns: money=0 state=100 cola=0
# @time  440ns: money=1 state=100 cola=0
# @time  460ns: money=0 state=000 cola=1
# @time  480ns: money=0 state=000 cola=0
run
# @time  520ns: money=1 state=000 cola=0
# @time  540ns: money=0 state=010 cola=0
# @time  560ns: money=1 state=010 cola=0
# @time  580ns: money=1 state=100 cola=0
run
# @time  600ns: money=1 state=000 cola=1
# @time  620ns: money=1 state=010 cola=0
# @time  640ns: money=0 state=100 cola=0

*/

仿真

在这里插入图片描述

案例二（可以找零的可乐机）

简单分析一下它的状态：

一听可乐是2.5元
输入：0.5、1
输出：不出可乐不找零、不出可乐找零 、出可乐不找零、出可乐找零
状态：不投币（00）、投0.5元（01）、投1元（10）
不出可乐不找零（00）、出可乐找零（01）、出可乐不找零（10）

代码：

//cola2.v
module cola2(
input wire rst,
input wire clk,
input wire pi_money_half,
input wire pi_money_one,
output reg po_money, //找零
output reg po_cola//出可乐
);
//五种状态使用独热码
parameter IDLE = 5'b00001;
parameter HALF = 5'b00010;
parameter ONE = 5'b00100;
parameter ONE_HALF= 5'b01000;
parameter TWO = 5'b10000;

reg [4:0]state;
wire [1:0] pi_money;
assign  pi_money = {pi_money_one,pi_money_half};//00 01 10 
//第一段状态机，描述当前状态state如何根据输入跳转到下一个状态
always @ (posedge clk or posedge rst)begin
if(rst == 1'b1)begin
	state <= IDLE;
end
else begin
case(state)
	IDLE:begin 
		if(pi_money == 2'b01)begin//pi_one = 0 pi_half= 1 输入0.5	
		  state <= HALF;
	end
	else if(pi_money == 2'b10)begin
		state <= ONE;
	end
	else begin
		state <= IDLE;
	end
end
HALF:begin
	if(pi_money == 2'b01) begin
		state <= ONE;
	end
	else if(pi_money == 2'b10)begin
		state <= ONE_HALF;
	end
	else begin
		state <= HALF;
	end
end
ONE:begin
	if(pi_money == 2'b01)begin
		state <= ONE_HALF;
	end
	else if(pi_money == 2'b10)begin
		state <= TWO;
	end
	else begin
		state <= ONE;
	end
end
ONE_HALF:begin
	if(pi_money == 2'b01)begin
		state <= TWO;
	end
	if(pi_money == 2'b10)begin
		state <= IDLE;
	end
	else begin
		state <= ONE_HALF;
	end
end
TWO:begin
	if(pi_money == 2'b01)begin
 state <= IDLE;
end
else if(pi_money == 2'b10)begin
	state <= IDLE;
end
else begin
	state <= TWO;
end
end
default://begin
	state <= IDLE;
//end
endcase
end
end
//第二段状态机 描述当前状态state和输入pi_money如何影响po_cola的输出
always @ (posedge clk or posedge rst)begin
	if(rst == 1'b1)begin
		po_cola <= 1'b0;
	end
	else if((state == TWO&&pi_money == 2'b01)||(state == TWO&&pi_money == 2'b10)||(state == ONE_HALF&&pi_money == 2'b10))begin
		po_cola <= 1'b1;
	end
	else begin
		po_cola <= 1'b0;
	end
end
//第二段状态机 描述当前状态state和输入pi_money如何影响po_money输出
always @ (posedge clk or posedge rst)begin
	if(rst == 1'b1)begin
		po_money <= 1'b0;
	end
	else if((state == TWO)&&(pi_money == 2'b10))begin
		po_money <= 1'b1;
	end
	else begin
	po_money <= 1'b0;
end
end
endmodule

tb

//cola2_tb.v
`timescale 1ns/1ns
module cola2_tb();
reg clk;
reg rst;
reg pi_money_one;
reg pi_money_half;
reg random_data;//随机数

wire po_money;
wire po_cola;

//初始化系统时钟、全局复位
initial begin
	clk = 1'b1;
	rst <= 1'b1;
	#20 //延时20ns
	rst <= 1'b0;
end
//clk:模拟系统时钟，每10ns电平翻转一次，周期为20ns，频率50mhz
always #10 clk = ~clk;
//radom_data:产生随机数 0 1
always @(posedge clk or posedge rst)begin
	if(rst == 1'b1)begin
		random_data <= 1'b0;
	end
	else begin
		random_data <= {$random}%2;
	end
end
//pi_money_one:模拟投入一元的情况
always @(posedge clk or posedge rst)begin
	if(rst == 1'b1)begin
		pi_money_one <= 1'b0;
	end
	else begin
		pi_money_one <=random_data;
	end
end
//pi_money_half:模拟投入五毛的情况
always @(posedge clk or posedge rst)begin
	if(rst == 1'b1)begin
		pi_money_half <= 1'b0;
	end
	else begin
		pi_money_half <= ~random_data;//不可以同时投入五毛和一元
	end
end
//将rtl模块中的内部信号引入到testbench模块中观察
wire [4:0] state = cola2_0.state;
wire [1:0] pi_money = cola2_0.pi_money;

initial begin
	$timeformat(-9,0,"ns",6);
	$monitor("@time %t :pi_money_one=%b pi_money_half=%b pi_money=%b state=%b po_cola=%b po_money=%b",$time,pi_money_one,pi_money_half,pi_money,state,po_cola,po_money);
end
//例化
cola2 cola2_0(
.clk(clk),
.rst(rst),
.pi_money_one(pi_money_one),
.pi_money_half(pi_money_half),
.po_cola(po_cola),
.po_money(po_money)
);
endmodule
/*run
# @time    0ns :pi_money_one=0 pi_money_half=0 pi_money=00 state=00001 po_cola=0 po_money=0
# @time   40ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=0 po_money=0
# @time   60ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00010 po_cola=0 po_money=0
# @time   80ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
run
# @time  100ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
# @time  120ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00100 po_cola=0 po_money=0
# @time  140ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=10000 po_cola=0 po_money=0
# @time  160ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=1
# @time  180ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
run
# @time  200ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  220ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
# @time  240ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
# @time  260ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  280ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
run
# @time  300ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
# @time  320ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  340ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=0
# @time  360ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00010 po_cola=0 po_money=0
# @time  380ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=01000 po_cola=0 po_money=0
run
# @time  400ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  420ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
# @time  440ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
# @time  460ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  480ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=0
run
# @time  500ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00010 po_cola=0 po_money=0
# @time  520ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
# @time  540ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  560ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=0
# @time  580ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00010 po_cola=0 po_money=0
run
# @time  600ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  620ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
# @time  640ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00100 po_cola=0 po_money=0
# @time  660ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=10000 po_cola=0 po_money=0
# @time  680ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=0
run
# @time  700ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00010 po_cola=0 po_money=0
# @time  720ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
# @time  740ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  760ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=0
# @time  780ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00010 po_cola=0 po_money=0
run
# @time  800ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=01000 po_cola=0 po_money=0
# @time  820ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=0
# @time  840ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00100 po_cola=0 po_money=0
# @time  860ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=10000 po_cola=0 po_money=0
# @time  880ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00001 po_cola=1 po_money=1
run
# @time  900ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00010 po_cola=0 po_money=0
# @time  920ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00100 po_cola=0 po_money=0
# @time  940ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=10000 po_cola=0 po_money=0
# @time  960ns :pi_money_one=1 pi_money_half=0 pi_money=10 state=00001 po_cola=1 po_money=1
# @time  980ns :pi_money_one=0 pi_money_half=1 pi_money=01 state=00100 po_cola=0 po_money=0
*/

仿真

在这里插入图片描述困了，累了，懒，一天写一个都没有。。。。

阿巴阿阿巴巴巴巴
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FSM状态机verilog实现
06-27
FSM状态机verilog实现，有限状态机的实现方式
FSM有限状态机
diaodengzhi0861的博客
12-29 152
1、什么是有限状态机 有限状态机（Finite State Machine）,简称FSM，它由一组有限个状态、输入和根据输入及现有状态转换为下一个状态的转换函数组成，当然，通常每个状态机都必须有一个初始状态。它有两个重要的概念：状态和转移。有限状态机在很多领域都有运用，这里介绍的是在unity游戏开发中的运用。在游戏开发中，通常使用FSM去实现一些简单的AI逻辑，对于游戏中的每个对象，...
Verilog——FSM状态机
ll199166的专栏
06-05 1480
状态机的下一个状态不仅与IL有关，也与该寄存器的当前状态CS有关，是组合逻辑和时序逻辑的一种组合。时序逻辑功能存储有限状态机的内部状态，组合逻辑分为次态产生逻辑和输出逻辑，对应有限状态机的下一个状态和输出。...
FSM有限状态机（三段式）-Verilog实现
weixin_42455055的博客
07-26 6577
一. 状态机理论基础 状态机基本概念： 状态机类型： 一、二、三段式状态机各自的优缺点： 状态机质量指标 二.Verilog实现状态机例子 2.1FSM实现实现11010110序列输出 状态机设计 module FSM_gener( input clk, input rst_n, output reg data_current ); //变量分配定义 reg [3:0] state_current; reg [3:0] state_next; reg data_
FSM实现序列检测-Verilog
qq_44943193的博客
09-02 282
//FSM检测序列101 module Detect_101( input clk, input rst_n, input data, output flag ); parameter S0=0,S1=1,S2=2,S3=3; reg [1:0] state; reg [1:0] next_state; always @ (posedge clk or negedge rst_n) begin if(!rst_n) state <= S0
SmGen:Verilog有限状态机（FSM）代码生成器-开源
04-29
SmGen是Verilog的有限状态机（FSM）生成器。 另一方面，它不是FSM输入工具。 输入是行为Verilog，其时钟边界由设计人员专门设置。 SmGen会展开此行为代码，并在可综合的Verilog中从中生成FSM。 时钟边界由设计者明确...
fsm.rar_Verilog状态机_fsm verilog_二段式verilog_有限状态机_状态机
09-14
本文将深入探讨标题和描述中提到的“Verilog状态机”，特别是“二段式Verilog”方法。 首先，让我们了解什么是Verilog状态机。Verilog是一种广泛使用的硬件描述语言，允许工程师用类似于编程语言的方式描述数字系统...
基于Verilog的顺序状态逻辑FSM的设计与仿真
12-09
在Verilog中，有限状态机（FSM）是实现控制逻辑的一种常见方法，特别适用于设计执行特定操作序列的电路，如控制器。FSM通常由三个主要部分组成：当前状态寄存器、下一状态逻辑和输出逻辑。 顺序状态逻辑FSM是指状态...
fsm.rar_ FSM verilog_FSM_fsm二段式_状态机_状态机写法
09-24
本资源"FSM.rar"提供了一种详细的学习材料，专注于不同类型的Verilog状态机实现，包括一段式、二段式和标准的三段式状态机。这些不同的实现方式对于理解和优化电路设计至关重要。 首先，我们要理解状态机的基本构造...
海尔布伦 访问状态机 设计用FSM方式 verilog源码.rar
05-11
标题中的“海尔布伦 访问状态机 设计用FSM方式 verilog源码”指出这是一个关于使用Verilog硬件描述语言实现的访问状态机（Access State Machine）的设计项目，其中采用了有限状态机（Finite State Machine, FSM）的...
verilog FSM 范例
01-25
verilog FSM 范例 //FSM always @(posedge clk or negedge rst_n)begin if(rst_n == 1'd0)begin sta_curr <= S_IDLE; end else begin sta_curr <=#U_DLY sta_next; end end always @(*)begin case(sta_curr) S_IDLE:begin if(s_idle_jump==1'd1) sta_next = S_PRE_DLY; else sta_next = S_IDLE; end S_PRE_DLY:begin if(s_pre_dly_jump==1'd1) sta_next = S_WAIT_LE; else sta_next = S_PRE_DLY; end
有限状态机（FSM）
08-17
游戏人工智能，状态驱动智能体设计——有限状态机（FSM），编译环境：VS2010。本人博客：http://blog.csdn.net/sinat_24229853
有限状态机FSM
09-19
Unity C# 《有限状态机》的用法教程详解Demo 助力快速理解 FSM 有限状态机，完成游戏状态的切换 教程地址：https://blog.csdn.net/ChinarCSDN/article/details/82263126
用Verilog代码实现FSM（1）
qq_56150822的博客
06-25 954
一、实验目的：用Verilog代码实现FSM。 二、实验内容：课本216页的例6.16。 三、实验代码： module sequence(Clock,Resetn,w,z); input Clock,Resetn,w; output z; reg [3:1]y,Y; parameter [3:1]A=3'b000,B=3'b001,C=3'b010,D=3'b011,E=3'b100; //Define the next state combinational circuit ...
【Verilog】FSM设计
数字IC/FPGA杂货铺，找一找，或许有你想要的~
03-10 938
三段式状态机。
FSM（有限状态机）
最新发布
SjiaM的博客
05-11 1万+
本文介绍FSM（有限状态机），以及如何引用、解决问题案例
fsm：有限状态机
程序员光剑
09-25 9570
有限状态机（英语：finite-state machine，缩写：FSM）又称有限状态自动机，简称状态机，是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。 状态存储关于过去的信息，就是说：它反映从系统开始到现在时刻的输入变化。转移指示状态变更，并且用必须满足确使转移发生的条件来描述它。动作是在给定时刻要进行的活动的描述。有多种类型的动作： 进入动作（entry act...
设计模式(21) 状态模式
zhixin9001的博客
09-07 613
状态模式允许一个对象在其内部状态改变时改变它的行为。用电梯来举例，电梯可以认为具有开门、关门、运行、停止四种状态，这四种状态之间的切换具有多种限制，比如在开门状态下不电梯不能运行，只能转为关门状态；在运行状态下，电梯只能转为停止状态… 设想一下，如果要常规的if-else或者switch-case描述电梯的这几种状态间的切换，将生成非常复杂的、逻辑相互交织的代码，可读性差且不易维护。 而如果用状态模式来实现，会是怎样的呢？ 首先创建LiftState，代表抽象的电梯状态，包含了电梯的四个动作（方法），通过这
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值