DDR VTT供电解决方案

最新推荐文章于 2025-03-27 22:10:16 发布
最新推荐文章于 2025-03-27 22:10:16 发布
阅读量3.5k 收藏 19
点赞数
文章标签： 硬件工程 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_53559277/article/details/127216207
版权

DDR的VTT供电，以DDR4的0.6V为例，由于DDR4的CK及CK采样的信号不支持ODT，所以需要外部端接来实现阻抗匹配，同时也是SSTL接口的必备电路（需要VTT来让IO实现快速翻转）。如下图所示，driver输出高时，电流从VDDQ到VTT，VTT的电源提供器件需要提供sink电流通路；driver输出低时，电流从VTT到VSS，VTT的电源提供器件需要提供source电流通路。如果多个IO翻转极性一样，VTT上无疑会有瞬间大电流，而如果驱高驱低的IO数一样，VTT的电源提供者可能出现电流正好抵消即主干路无电流情况，这是优化功耗的方向？

VTT的供电要求总结下有几点：

  1. 瞬态电流大
  2. VTT需要跟VDDQ及VREF都同源（VREF通常用VDDQ分压）
  3. 对纹波要求比较高，需要用LDO方案
  4. 需要同时有sink和source电流通路

我目前知道的࿰

最低0.47元/天 解锁文章
DDR4 的VTT电流估算，DDR稳压器选型
打怪升级ing
06-12 1万+
TPS51200输出VTT（0.6V）作为地址线/控制线（共24根）的上拉电源，上拉电阻39.2欧姆，带4片DDR4，最大电流：（0.6V/39.2）*24 = 0.367A。带4片DDR4，总的电流=0.367A * 4 = 1.468A。...
DDR硬件设计要点详解（包括电源部分）
weixin_33911824的博客
08-22 6836
1. 电源 DDR的电源可以分为三类A.主电源VDD和VDDQ，主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根...
DDR的VTT电源应用及其优化
01-24
针对高速DDR总线中的信号完整性问题，本文在分析现有的端接方式后，提出了一种新的VTT端接方式。在分析和设计的过程中，使用了Cadence仿真软件。然后根据仿真结果对相关参数进行了优化。最后，对仿真所得到的数据进行了实际测试验证，并且根据以上结果总结了设计规则。
【DDR 电路设计】DDR实战设计之系统“血液”
最新发布
qq_45357971的博客
03-27 909
前面几个回合从认识DDR颗粒–>最小存储单元组成结构–>Bank–>Rank–>DIMM阐述了DDR生长发育过程，见证了DDR初入尘世到长大成人的过程，但是，它终究要找到自己的使命，在合适的地方发它的光和热。那么，它怎么参与到一个社会建设中呢？正是本篇我们要叙述的问题点，如何在实际应用中设计它，才能发挥它的价值，维持系统的情绪稳定，是我们需要在本节所要考虑的问题。正如开头，按照DDR引脚功能块分别进行分步叙述。
DDR的VTT有源端接和无源端接（slua886a笔记）
Fantasy237的博客
12-10 5268
对于DDR的VTT端接，一直有说法是有源端接可降低功耗。之前一直没仔细理解其中原因，现在找了些相关的资料来介绍和对比有源和无源端接，理解有源端接的优点和降低功耗的原理。 主要基于读slua886a和自己查的其他一些资料。
嵌入式开发之DDR的VTT设计
whm128的博客
01-09 2444
总工说，作为一个设计者，不可用多和少来作为设计理念，而应进行提炼，这样才能形成自己的经验。 首先，得需要介绍少DDR的三个电源。VDDQ VTT VREF 为什么需要VTT DDR的端粒接受端比较特殊，他是一个差分放大器，其中一个PIN脚与VREF相连，另一个PIN脚接DDR控制器，发送过来的信号，主要比ref高过一定的值，则接收端则认为是1，低于VREF一定的门限，接收端则认为是0，ddr的切换速度很多，导致总线上的电流来不及泄放和补充，这时就需要一个路径，在控制器为高时吸收电流，在控制器为低是..
DDR 的 VTT 电源及端接电阻配置条件
jinpeng_csdn的博客
06-18 985
DDR的终端端接电阻及VTT电源的去留情况
为什么DDR电源设计时需要VTT电源
荷兰风车
03-18 4716
SSTL_2的接口具有下述特性： ·DDR存储器具有推挽式的输出缓冲，而输入接收器是一个差分级，要求一个参考偏压中点，VREF。因此，它需要一个能够提供电流和吸收电流的输入电压端。 ·在驱动芯片集的任何输出缓冲器和存储器模块上相应的输入接收器之间，我们必须端接一个布线跟踪或带有电阻器的插头。 VTT电源的电流流向随着总线状态的变化而变化。因此，VTT电源需要提供电流和吸收电流 (source & sink)，如图4中红色和蓝色箭头所示。 由于VTT电源必须在 1/2 VDDQ提供和吸收电流，
电源技术中的完备的DDR2和DDR3存储器电源管理方案MAX17000A
11-04
MAX17000A是一款针对DDR和DDR2、DDR3存储器设计的全方位电源管理解决方案，它集成了多种功能于一身，确保了高效、稳定的电源供应。 **1. PWM控制器与Quick-PWM技术** MAX17000A的核心是其内置的PWM控制器，采用...
便携设备DDR2-3内存电源解决方案
10-18
便携设备的电源解决方案对于DDR2和DDR3内存标准而言是一项挑战，尤其是要满足JEDEC（电子器件工程设计联合会）的JESD79E标准规范，它对内存的静态稳压和动态响应提出了非常严格的要求。这不仅要求电源管理电路具备高...
TI TPS51216：DDR2/DDR3/DDR3L内存电源解决方案
"TI-TPS51216.pdf 是德州仪器(TI)的一款针对DDR2、DDR3和DDR3L内存系统设计的完整电源解决方案，它集成了同步降压控制器（VDDQ）、2A升/降压LDO（VTT）以及缓冲低噪声参考电压（VTTREF）。该芯片具有3V到28V的转换...
电源技术中的安森美为笔记本电脑提供高效电源管理解决方案
11-25
安森美半导体（ON Semiconductor）作为一家领先的半导体供应商，专注于提供高效电源管理解决方案，最近发布了一系列新产品，旨在优化笔记本电脑的电源性能，延长电池寿命，同时减小电源管理子系统的体积。...
镁光DDR4功耗计算工具
11-29
镁光的DDR4功耗评估工具，计算非常准确，适用于需要进行DDR4开发的人员。
FPGA-DDR总线电源硬件设计技巧-Fly-by走线阻抗
ltqdxl的博客
06-06 5197
DDR总线总电源的类型有好几种，但是很多时候在设计时都合并了。 1、电源DDR的分类A、 主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有专门的VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压、电流是否满足要求。电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个数等进行计算。由于DD
稳定压倒一切：DDR芯片的重要助手——VTT终端稳压芯片TPS51200
2401_86840954的博客
08-28 1980
今天跟大伙分享一款虽然看起来不起眼，但可以为高大上的DDR存储芯片提供重要支持的电源芯片——TPS51200。TPS51200是一款由德州仪器（Texas Instruments）生产的特定用途的稳压器芯片，主要用于低输入电压、低成本、低噪声的系统中，尤其是在空间受限的应用场景中。这款芯片能够支持DDR、DDR2、DDR3、DDR3L、低功耗DDR3和DDR4 VTT总线终端的所有电源要求，具备灌电流和拉电流的双重功能，能够快速响应瞬态变化，并且只需要20µF的超低输出电容。
为什么DDRx的电源设计时需要VTT电源
huxyc的博客
06-10 426
1、DDR系统的三种电源对于电源电压，DDR SDRAM系统要求三个电源，分别为VDDQ、VTT和VREF。A、主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有专门的VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压、电流是否满足要求。电源的上电顺序和电源的上电时间，单调性等。电源电压的要求一般在±5%以内。电流需要根据使用的不同芯片，及芯片个
DDR4/LPDDR4/LPDDR4——供电差异
weixin_42451073的博客
04-19 4088
DDR4内存
电源设计技巧：DDR内存电源
2301_79716471的博客
07-05 693
VTT 端接电压降低一半端接功耗 图1 VTT 端接电压降低一半端接功耗 第二种方案（B）中，端接电阻器连接至电源电压 （VTT），电源电压为VDD电压的一半。同时，它对电源的要求有些特别。，电源还需要在系统数据变化时在各模式之间转换，且必须提供低源阻抗，直到接近系统的时钟速率。由于系统为动态且没有真正固定不变的时钟率，并非每个周期都对数据计时，而且会有一些三态的器件，因此您需要考虑所有这些因素。传统上，逻辑系统仅对一个时钟沿的数据计时，而双倍数据速率 （DDR） 内存同时对时钟的前沿和下降沿计时。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值