笔记——时序验证与分析

最新推荐文章于 2022-05-14 10:45:06 发布
最新推荐文章于 2022-05-14 10:45:06 发布
阅读量498 收藏
点赞数
分类专栏： 笔记 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_57142809/article/details/122197286
版权

时序规范的定义

在这里插入图片描述
输入输出延时：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
RTL设计：将组合逻辑拆成，寄存器＋组合电路＋寄存器
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
有效数据持续时间一定要足够，能在有效时钟沿到来in/out
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
寻找影响最大的延时：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

HDL中用于时序检查的系统任务

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
建立时间、保持时间、脉冲宽度和周期
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

综合后的时序验证技术

RTL不考虑传输延时，设计时无延时
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
输出没有动，活动但无事件发生。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
多输入同时跳转，会漏掉相关激励
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
不反馈
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
调整周期：
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

时序违例情况的消除方法

在这里插入图片描述

在这里插入图片描述
状态编码
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

异步FIFO设计示例

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
fifo_cnt为读写计数器，只读减一，只写加一
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

Zpz&Trq
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
静态时序分析（STA） —— 时序检查
记录所学，分享知识，结识挚友
04-05 4902
目录 1、建立时间检查 1、触发器之间路径 2、输入到触发器的路径 3、触发器到输出的路径 4、输入到输出的路径 2、保持时间检查 1、触发器之间的路径 2、输入端到触发器的路径 3、触发器到输出端的路径 4、输入到输出路径 3、多周期路径 4、半周期路径 5、去除时间检查 6、恢复时间检查 7、伪路径 参考说明 上篇一起学习了STA环境的建立，本篇就接着上篇，开始学习时序验证的核心知识，真正开始时序的验证…… 1、建立时间检查 满...
静态时序分析与验证（IC设计）
07-23
介绍了数字集成电路设计中静态时序分析和形式验证的一般方法和流程
数字后端——时序验证
沧海一升的博客
09-05 6024
时序验证则是采用时序分析等方法验证设计是否满足时序收敛
静态时序分析圣经学习（8） 时序验证
a34724667的博客
07-18 1329
1、建立时间检查 2、保持时间检查 3、多周期路径 某些情况下，两个寄存器之间的组合逻辑数据路径可以超过一个周期。这种情况下，可以声明一个组合逻辑路径是一个多周期路径。尽管数据采样寄存器每个周期都对数据进行采样，但可以让STA发生在几个指定的周期之后。 可以用以下命令对花费3个时钟周期的数据路径进行约束。 默认的保持时间检查发生在建立时间检查的前一个周期，这不是我们希望的。我们需要把默认的保持时间检查向前移动2个周期。用以下指令后，数据路径最短延迟将被约束在一个时钟周期内。 多周期的hol
三、11【Verilog HDL】时序和延迟
ARM_qiao的博客
05-14 1781
分布延迟、集总延迟和路径延迟 specify关键字设置路径延迟 输入输出引脚间的并行连接和全连接 specify块中用specparam语句定义参数 条件路径延迟（状态依赖路径延迟） rise、fall和turn-off延迟，理解如何设置min、max和typ值 为时序检查定义系统任务，$setup, $hold, $width
FPGA验证之功能仿真和时序仿真的区别与方法
08-09
这里我们使用一个波形发生器作为例子，来说明如何使用Modelsim对Quartus II生成的IP Core和相应的HDL文件进行功能仿真和时序仿真。这个例子里面使用到了由Quartus II生成的一个片上ROM存储单元。这种存储单元和RAM一样，都是基本的FPGA片上存储单元，在以后的设计里面会经常使用到。
FPGA自学笔记——设计与验证jmb
12-25
《FPGA自学笔记——设计与验证jmb》是一本针对初学者精心编写的教程，旨在帮助读者快速掌握FPGA（Field-Programmable Gate Array，现场可编程门阵列）的基础知识并进行实际的设计与验证。小梅哥，这位业界知名人士，...
【书本源码V1.7】FPGA自学笔记——设计与验证
10-26
《FPGA自学笔记——设计与验证》是小梅哥针对FPGA初学者及爱好者精心编写的教程，旨在帮助读者深入理解和掌握FPGA的设计与验证技术。这个资源包含了书本源码V1.7版本，提供了丰富的实践案例和代码示例，使学习者能够...
【书本源码V1.3】FPGA自学笔记——设计与验证
12-01
《FPGA自学笔记——设计与验证》是一本深入探讨FPGA（Field-Programmable Gate Array）技术的书籍，旨在帮助读者掌握FPGA的设计与验证方法。书本源码V1.3提供了丰富的实例和练习，使学习者能通过实践加深理解。...
FPGA例程讲解笔记——经典实用
11-19
### FPGA例程讲解笔记——经典实用 #### 一、引言与基础知识 FPGA(Field Programmable Gate Array)即现场可编程门阵列，是一种高度灵活的集成电路，可以在出厂后由用户通过专用的EDA软件进行编程配置，从而实现...
STA静态时序分析/Formality形式化验证
optimistic striver的博客
04-25 1万+
转载自http://blog.sina.com.cn/s/blog_a55a710c0102vcwm.html1.    静态时序分析STA对于仿真而言，电路的逻辑功能的正确性可以由RTL或者门级的功能仿真来保证；其次，电路的时序是否满足，通过STA（静态时序分析）得到。两种验证手段相辅相成，确保验证工作高效、可靠地完成。时序分析的主要作用是查看FPGA内部逻辑和布线的延时，确保其是否满足设计者的...
FPGA验证简介
CPP1984的专栏
01-30 2819
验证，顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程，在FPGA/IC开发流程中，验证主要包括功能验证和时序验证两个部分。为了了解验证的重要性，我们先来回顾一下FPGA开发的整个流程。FPGA开发流程和IC的开发流程相似，主要分为以下几个部分：   1）设计输入，利用HDL输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来；   2）功能验证，也就是前仿真，
后仿真能否被形式验证(Formal Verification)和静态时序分析（Static Timing Analysis）所取代
11-13 532
验证的主要目的：就是检查时间模型是否满足时间要求，是否实现了时间所需的功能。对于集成电路来说，具体就是在时间需求规定的激励下，电路是否产生了符合功能要求的输出；以及在设计需求规定的条件下，电路是否完成正常的功能。     以RTL级设计为仿真对象的前仿真，主要是验证电路的逻辑功能，信号的跳变是瞬时完成的，因此只能在功能上证明设计的正确性，而无法证明在实际电路中逻辑功能仍然正确。     门级仿
FPGA学习笔记（三）——Verilog时序逻辑设计与验证
二颖的博客
01-08 1933
主要讲解了同步清零和异步清零以及如何编写程序及仿真？  //时序逻辑 module counter( clk, en, clr, cnt_value ); input clk;//时钟信号 input en;//复位信号 input clr;//清零信号 output [3:0] cnt_value; reg [3:0] cnt;//计数器 //异步清零 always...
时序分析
热门推荐
SmartCar的博客
09-01 1万+
1、静态时序分析与动态时序分析 静态时序分析：STA,主要目的是为提高系统工作主频以及增加系统的稳定性。我们用软件在综合和实现之后的timing analysis都是静态时序分析。 动态时序分析：DTA，主要目的是在验证器件在实际延时情况下的逻辑功能。通常就是我们所说的仿真。 比较：STA不需要输入向量就能穷尽所有的路径，运行速度快，占用内存小。不仅可以对芯片设计进行全面的时序功能检查，还可以利用时序分析的结果来优化设计。DTA的优点是结果精确，并且适用于更多的设计类型；缺点是速度慢，并且可能会遗漏一些.
学习记录（三）——时间序列预测方法
qq_44615263的博客
04-27 336
学习记录（三）——时间序列预测方法 ARMA/ARIMA 自回归滑动平均模型（auto regressive moving average model，ARMA）只能针对平稳数据进行建模，只能支持对单变量历史数据的回归，处理不了多变量的情况。 差分整合移动平均自回归模型（autoregressive integrated moving average model，ARIMA）是ARMA的改进版，需要先对数据进行差分，差分平稳后在进行建模。 机器学习方法 使用机器学习方法，需要先进行特征工程。【参考：深度了解
什么是STA静态时序分析，有什么作用？【FPGA/数字IC笔试面试】【2022届校招笔试】【形式验证】【DFT】【时序路径】【时序检查系统函数】
DengFengLai123的博客
05-25 3942
STA静态时序分析（Static Timing Analysis） STA功能 （1） 静态时序分析是一种验证数字集成电路时序是否合格的验证方法； （2） 静态时序分析的前提是同步逻辑设计（重要！），不能分析异步电路； （3） 静态时序分析工具计算路径延迟的总和，并比较相对于预定义时钟的延迟； （4） 静态时序分析仅关注时序间的相对关系，而不是评估逻辑功能； （5） 静态时序分析对所有的时序路径进行错误分析，不需要使用测试向量激活某个路径（与时序仿真的不同点），分析速度比时序仿真工具快几个数量级，克服了动.
Assertion断言入门（四）——断言覆盖率
SummerXRT的博客
06-23 9815
以APB总线协议的断言检查和断言覆盖率为例，学习断言的基本使用和断言覆盖率覆盖。需要用到关键词cover来收集断言覆盖。 APB总线协议时序图如下：（首图为读操作时序和后图为写操作时序） PS：关于APB协议的详细的描述可见AMBA总线协议中APB协议总结一文：APB总线协议 断言检查一 在PSEL为高时，PADDR总线不可以为x值； property p_addr_no_x; @(posedge clk) psel |-> !$isunknow(paddr); endpropert
fpga自学笔记——设计与验证jmb
最新发布
01-26
FPGA自学笔记——设计与验证JMB FPGA（可编程逻辑门阵列）是一种可编程的硬件平台，可以实现各种数字电路的设计与验证。本文将简要介绍使用FPGA自学设计与验证JMB（低功耗、高效能、集成度高的多媒体芯片）的过程。...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值