STM32—USART串口外设

1.USART简介

• USART (Universal Synchronous/Asynchronous Receiver/Transmitter）通用同步/异步收发器
  • UART 这少了个S，就是异步收发器，一般我们串口很少使用这个同步功能，所以USART和UART使用起来，也没有什么区别
  • 其实这个STM32的USART同步模式，只是多了个时钟输出而已，它只支持时钟输出，不支持时钟输入，所以这个同步模式更多的是为了兼容别的协议或者特殊用途而设计的，并不支持两个USART之间进行同步通信
• USART是STM32内部集成的硬件外设，可根据数据寄存器的一个字节数据自动生成数据帧时序，从TX引脚发送出去，也可自动接收RX引脚的数据帧时序，拼接为一个字节数据，存放在数据寄存器里
• 自带波特率发生器，最高达4.5Mbits/s
• 可配置数据位长度(8/9)、停止位长度(0.5/1/1.5/2)
• 可选校验位(无校验/奇校验/偶校验)
• 支持同步模式、硬件流控制、DMA、智能卡、IrDA、LIN
  • 硬件流控制，比如A设备有个TX向B设备的RX发送数据，A设备一直在发，发的太快了，B处理不过来，如果没有硬件流控制，那B就只能抛弃新数据或者覆盖原数据了，如果有硬件流控制，在硬件电路上，会多出一根线，如果B没准备好接收，就置高电平，如果准备好了，就置低电平，A接收到了B反馈的准备信号，就只会在B准备好的时候，才发数据，如果B没准备好，那数据就不会发送出去，这就是硬件流控制，可以防止因为B处理慢而导致数据丢失的问题
• STM32F103C8T6 USART资源：USART1、USART2、USART3
  • USART1是APB2总线上的设备，剩下的都是APB1总线的设备

2.USART框图

先看左上角这里的引脚部分，这里有TX和RX，这两个就是发送和接收引脚，下面这里的SW_RX、IRDA_OUT/IN这些是智能卡和IDA通信的引脚,右边这个框框，IrDA、SIR这些东西也都不用管

右侧灰色部分就是串口的数据寄存器了，发送或接收的字节数据就存在这里，上面这有两个数据寄存器，一个是发送数据寄存器TDR(Transmit DR)，另一个是接收数据寄存器RDR(Receive DR)，这两个寄存器占用同一个地址，就跟51单片机串口的SBUF寄存器一样，在程序上，只表现为一个寄存器，就是数据寄存器DR，(Data Register)，但实际硬件中，是分成了两个寄存器，一个用于发送TDR，一个用于接收RDR，TDR是只写的，RDR是只读的，当你进行写操作时，数据就写入到TDR，当你进行读操作时，数据就是从RDR读出来的

然后往下看，下面是两个移位寄存器，一个用于发送，一个用于接收，发送移位寄存器的作用就是，把一个字节的数据一位一位地移出去，正好对应串四协议的波形的数据位，这两个寄存器是怎么工作的呢，比如你在某时刻给TDR写入了0x55这个数据，在寄存器里就是二进制存储，0101 0101，那么此时，硬件检测到你写入数据了，它就会检查，当前移位寄存器是不是有数据正在移位，如果没有，这个0101 0101就会立刻全部移动到发送移位寄存器，准备发送，当数据从TDR移动到移位寄存器时，会置一个标志位，叫TXE(TX Empty)，发送寄存器空，我们检查这个标志位，如果置1了，我们就可以在TDR写人下一个数据了，

注意一下，当TXE标志位置1时，数据其实还没有发送出去，只要数据从TDR转移到发送移位寄存器了，TXE就会置1，我们就可以写入新的数据了，然后发送移位寄存器就会在下面这里的发送器控制的驱动下，向右移位，然后一位一位地，把数据输出到TX引脚，这里是向右移位的，所以正好和串口协议规定的低位先行，是一致的，当数据移位完成后，新的数据就会再次自动地从TDR转移到发送移位寄存器里来

如果当前移位寄存器移位还没有完成，TDR的数据就会进行等待，“但移位完成，就会立刻转移过来，有了TDR和移位寄存器的双重缓存，可以保证连续发送数据的时候，数据帧之间不会有空闲，提高了工作效率，简单来说，就是你数据一但从TDR转移到移位寄存器了，管你有没有移位完成，我就立刻把下一个数据放在TDR等着，一但移完了，新的数据就会立刻跟上，这样做，效率就会比较高

接收端这里也是类似的，数据从RX引脚通向接收移位寄存器，在接收器控制的驱动下，一位一位地读取RX电平，先放在最高位,然后向右移，移位8次之后，就能接收一个字节了，同样，因为串口协议规定是低位先行，所以接收移位寄存器是从高位往低位这个方向移动的，之后，当一个字节移位完成之后，这一个字节的数据就会整体地，一下子转移到接收数据寄存器RDR里来，在转移的过程中”"也会置一个标志位，RXNE(RX Not Empty)，接收数据寄存器非空，当我们检测到RXNE置1之后，就就可以把数据读走了，同样，这里也是两个寄存器进行缓存，当数据从移位寄存器转移到RDR时，就可以直接移位接收下一帧数据了，这就是USART外设整个的工作流程

接着下面的控制部分和一些其他的增强功能，发送器控制，它就是用来控制发送移位寄存器的亚作的，接收器控制，用来控制接收移位寄存器的工作，然后左边这里，有一个硬件数据流控，也就是硬件流控制，简称流控，如果发送设备发的太快，接收设备来不及处理，就会出现丢弃或覆盖数据的现象那有了流控，就可以避免这个问题了

这里流控有两个引脚，一个是nRTS，一个是nCTS，nRTS(Request To Send)是请求发送，是输出脚，也就是告诉别人，我当前能不能接收，nCTS(Clear To Send)是清除发送，是输入脚，也就是用于接收别人nRTS的信号的，这里前面加个n意思是低电平有效

使用：首先，得找另一个支持流控的串回，它的TX接到我的RX，然后我的RTS要输出一个能不能接收的反馈信号，接到对方的CTS，当我能接收的时候，RTS就置低电平，请求对方发送，对方的CTS接收到之后，就可以一直发，当我处理不过来时，比如接收数据寄存器我一直没有读，又有新的数据过来了，现在就代表我没有及时处理，那RTS就会置高电平，对方CTS接收到之后，就会暂停发送，直到这里接收数据寄存器被读走，RTS置低电平，新的数据才会继续发送，那反过来，当我的TX给对方发送数据时，我们CTS就要接到对方的RTS，用于判断对方，能不能接收，TX和CTS是一对的，RX和RTS是一对的，CTS和RTS也要交又连接

再右边这部分电路用于产生同步的时钟信号，他是配合发送移位奇存器输出的，发送寄存器每移位一次，同步时钟电平就跳变一个周期，时钟告诉对方，我移出去一位数据了，你看要不要让我这个时钟信号来指导你接收一下，当然这个时钟只支持输出，不支持输入，所以两个USART之间，不能实现同步的串口通信，那这个时钟信号有什么用呢？

• 第一个用途就是，兼容别的协议，比如串口加上时钟之后，就跟SPI协议特别像，所以有了时钟输出的串口，就可以兼容SPI，另外这个时钟也可以做自适应波特率，比如接收设备不确定发送设备给的什么波特率，那就可以测量一下这个时钟的周期，然后再计算得到波特率

然后继续看一下中间这个唤醒单元，这部分的作用是实现串口挂载多设备，我们之前说，串口一般是点对点的通信，点对点，只支持两个设备互相通信，想发数据直接发就行，而多设备，在一条总线上，可以接多个从设备，每个设备分配一个地址，我想跟某个设备通信，就先进行寻址，确定通信对象，再进行数据收发，那回到这里，这个唤醒单元就可以用来实现多设备的功能，在这里可以给串口分配一个地址，当你发送指定地址时，此设备唤醒开始工作，当你发送别的设备地址时，别的设备就唤醒工作，这个设备没收到地址，就会保持沉默，这样就可以实现多设备的串口通信了

接着看下面，这部分是中断输出控制，中断申请位，就是状态寄存器这里的各种标志位，状态寄存器这里，有两个标志位比较重要，一个是TXE发送寄存器空，另一个是RXNE接收寄存器非空，这两个是判断发送状态和接收状态的必要标志位

中断输出控制这里，就是配置中断是不是能通向NVIC，这个应该好理解

然后最下面，这里是波特率发生器部分，波特率发生器其实就是分频器，APB时钟进行分频，得到发送和接收移位的时钟，看一下，这里时钟输入是fPCLKX(X=1或2)，USART1挂载在APB2，所以就是PCLK2的时钟，一般是72M，其他的USART都挂载在APB1，所以是PCLK1的时钟，一般是36M，之后这个时钟进行一个分频，除一个USARTDI的分频系数，USARTDI里面就是右边这样，是一个数值，并且分为了整数部分和小数部分，因为有些波特率，用72M除一个整数的话，可能除不尽，会有误差，听以这里分频系数是支持小数点后4位的，分频就更加精准，之后分频完之后，还要再除个16，得到发送器时钟和接收器时钟，通向控制部分，得到发送器时钟和接收器时钟，通向控制部分

然后右边这里，如果TE(TX Enable)为1，就是发送器使能了，发送部分的波特率就有效，如果RE
(RX Enable)为1，就是接收器使能了 ，接收部分的波特率就有效

3.USART基本结构

最左边这里是波特率发生器，用于产生约定的通信速率，时钟来源是PCLK2或1，经过波特率发生器分频后，产生的时钟通向发送控制器和接收控制器，发送控制器和接收控制器，用来控制发送移位和接收移位，之后，由发送数据寄存器和发送移位寄存器这两个寄存器的配合，将数据一位一位地移出去，通过GPIO的复用输出，输出到TX引脚，产生串口协议规定的波形，这里画了几个右移的符号，就是代表这个移位寄存器是往右移的，是低位先行，当数据由数据寄存器转到移位寄存器时，会置一个TE的标志位，我们判断这个标志位，就可以知道是不是可以写下一个数据了

然后接收部分也是类似的，RX引脚的波形，通过GPI0输入，在接收控制器的控制下，一位一位地移入接收移位寄存器，这里画了右移的符号，也是右移的，因为是低位先行，所以要从左边开始移进来，移完一帧数据后，数据就会统一转运到接收数据寄存器，在转移的同时，置一个RXINE标志位，我们检查这个标志位，就可以知道是不是收到数据了，同时这个标志位也可以去申请中断，这样就可以在收到数据时，直接进入中断函数，然后快速地读取和保存数据，那右边这实际上有四个寄存器，但在软件层面，只有一个DR寄存器可以供我们读写，写入DR时，数据走上面这条路，进行发送，读取DR时，数据走下面这条路，进行接收，这就是USART进行串口数据收发的过程

4.数据帧

这个图，是在程序中配置8位字长和9位字长的波形对比，这里的字长，就是我们前面说的数据位长度，他这里的字长，是包含校验位的，是这种描述方式，那看一下上面这个9位字长的波形，第一条时序，很明显就是TX发送或者RX接收的数据帧格式，空闲高电平，然后起始位0，然后根据写入的数据，置1或0，依次发送位0到位8，加起来就是9位，最后停止位1，数据帧结束，在这里位8，也就是第9个位置，是一个可能的奇偶校验位，通过配置寄存器就可以配置成奇校验、偶校验或者无校验，这里可以选择配置成8位有效载荷+1位校验位，也可以选择9位全都是有效载荷，不过既然你选择了9位字长，那一般都是要加上校验位的，因为8位有效载荷，正好对应一个字节

然后下面这个时钟，就是我们之前说的同步时钟输出的功能，可以看到，这里在每个数据位的中间，都有一个时钟上升沿，时钟的频率，和数据速率也是一样的，接收端可以在时钟上升沿进行采样，这样就可以精准定位每一位数据，这个时钟的最后一位，可以通过这个LBCL位控制，要不要输出，另外这个时钟的极性、相位什么的，也可以通过配置寄存器配置

然后下面这两个波形，一个是空闲帧，就是从头到尾都是1，还有一个是断开帧，从头到尾都是0，这两个数据帧，是局域网协议用的，串口用不着

可以配置停止位长度为0.5、1、1.5、2，这四种

串口的输出TX应该是比输入RX简单很多，输出你就定时翻转TX引脚高低电平就行了，但是输入，就复杂一些，你不仅要保证，输入的采样频率和波特率一致，还要保证每次输入采样的位置，要正好处于每一位的正中间，只有在每一位的正中间采样，这样高低电平读进来，才是最可靠的，如果你采样点过于靠前或靠后，那有可能高低电平还正在翻转，电平还不稳定，或者稍有误差，数据就采样错了，另外，输入最好还要对噪声有一定的判断能力，如果是噪声，最好能置个标志位提醒我一下，这些就是输入数据所面临的问题，那我们来看一下STM32是如何来设计输入电路的呢

4.1起始位侦测

首先第一个图，这里展示的是USART的起始位侦测，当输入电路侦测到一个数据帧的起始位后，就会以波特率的频率，连续采样一帧数据，同时，从起始位开始，采样位置就要对齐到位的正中间，只要第一位对齐了，后面就肯定都是对齐的，

为了实现这些功能，首先输入的这部分电路对采样时钟进行了细分，它会以波特率的16倍频率进行采样，也就是在一位的时间里，可以进行16次采样，他的策略是，最开始，空闲状态高电平，那采样就一直是1，在某个位置，突然采到一个0，那么就说明，在这两次采样之间，出现了下降沿，如果没有任何噪声，那之后就应该是起始位了，在起始位，会进行连续16次采样，没有噪声的话，这16次采样，肯定就都是0，这没问题

但是，实际电路还是会存在一些噪声的，所以这里即使出现下降沿了，后续也要再采样几次，以防万一，那根据手册描述，这个接收电路，还会在下降沿之后的第3次、5次、7次，进行一批采样，在第8次、9次、10次，再进行一批采样，旦这两批采样，都要要求每3位里面至少应有2个0，没有噪声，那肯定全是0，满足情况，如果有一些轻微的噪声，导致这里3位里面，只有两个0，另一个是1，那也算是检测到了起始位，但是在状态寄存器里会置一个NE(Noise Error)，噪声标志位，就是提醒你一下，数据我是收到了，但是有噪声，你悠着点用，如果这里3位里面，只有1个0，那就不算检测到了起始位，可能前面那个下降沿是噪声导致的，这时电路就忽略前面的数据，重新开始捕捉下降沿，这就是STM32的串口，在接收过程中，对噪声的处理

如果通过了这个起始位侦测，那接收状态就由空闲，变为接收起始位，同时，第8、9、10次采样的位置，就正好是起始位的正中间，之后，接收数据位时，就都在第8、9、10次，进行采样，这样就能保证采样位置在位的正中间了，这就是起始位侦测和采样位置对齐的策略

4.2.数据采样

那紧跟着，我们就可以看这个数据采样的流程了，这里，从1到16，是一个数据位的时间长度，在一个数据位，有16个采样时钟，由于起始位侦测已经对齐了采样时钟，所以，这里就直接在第8、9、10次采样数据位，为了保证数据的可靠性，这里是连续采样3次，没有噪声的理想情况下，这3次肯定全为1或者全为0，全为1，就认为收到了1，全为0，就认为收到了0，如果有噪声，导致3次采样不是全为1或者全为0，那它就按照2:1的规则来，2次为1，就认为收到了1，2次为0，就认为收到了0，在这种情况下，噪声标志位NE也会置1，告诉你，我收到数据了，但是有噪声，你悠着点用，这就是检测噪声的数据采样

4.3波特率发生器（分频器）

/16  具有个16倍波特率的采样时钟

比如我要配置USART1为9600的波特率，那如何配置这个BRR寄存器呢

9600=72M/16/DIV           DIV=468.75    转为二进制...011101 0100.1100    前后补零

 整数部分为111010100，前面多出来的补0，小数部分为11，后面多出来的补0